Это было проще всего – нарисовать символ и использовать библиотечное описание иностранного аналога моего счетчика И9 (74LS160A), изменить нужные атрибуты и задержки.
На этом вообще-то моделирование в DesignLab было закончено.
Далее, войдя в своеобразный азарт проектировщика, я приступил к разработке своего счетчика в пакете OrCad. Тут повторилась история с DesignLab – пришлось маленько почитать документацию, чтобы освежить память.
Разработка символов в OrCad заняла меньше времени – вообще лично мне OrCad кажется более доступным именно в плане разработки символов. Да и их VHDL описание выглядит предпочтительнее, чем описание символов в DesignLab.
Принципиальная схема счетчика была собранна довольно быстро, настройка задержек тоже много времени не потребовала, и проведя ряд испытаний схема заработала правильно.
Оставалось написатьVHDL модель, причем учитывая все задержки. Не знаю даже что и написать по этому поводу – все получилось почти с первого раза. Ошибки если и возникали, то только в следствии так называемого человеческого фактора – из-за не внимательности.
Плюсом Orcad является то, что работа осуществляется с помощью проекта, в который непосредственно включаются все необходимые компоненты (схема, библиотеки, файл входных воздействий), а файлы сохраняются непосредственно в папке проекта, что позволяет не заботиться об их расположении на диске. В DesignLab’е нужно пройти очень долгий путь, чтобы подключить свои библиотеки и файлы с макромоделями.
Отсутствие в Orcad элементов DigStim и возможность простого именования проводников, без обязательного соединения тоже значительно упрощает работу с данным пакетом.
Ну, и наконец последней средой моделирования был пакет Active HDL 5.1. Я уже имел опыт работы в нем в прошлом семестре, однако мне всё же снова пришлось немного освежить память и почитать Help к данному пакету. Вообще Active HDL сильно отличается от DesignLab и OrCad – разработка в нем происходит быстрее, да и интерфейс у него более красочный.
При создании принципиальной схемы счетчика возникли трудности с размещением всех элементов схемы на экране – для удобства я разбил схему на блоки, что гораздо сократило её размеры и упростило процесс сборки. Однако проблемы на этом не кончились – схема не хотела компилироваться – выскакивала ошибка, что размер файла превышает 5Кбайт. Потратив на решение этой проблемы целый вечер, я на следующий день спросил совета у друзей – всё оказалось очень просто: при загрузке Active HDL появляется окошко конфигурации лицензии, в нем нужно выбрать вкладку Expert, и всё будет работать.
Поведенческую же модель я заимствовал из OrCad’a. Хочется отметить редактор HDL - текстовый редактор, разработанный для создания исходных файлов VHDL. Он показывает определенные категории синтаксиса в различных цветах. Редактор глубоко интегрирован с моделирующим устройством, чтобы позволяет просто отлаживать исходный текст. Писать в нем VHDL описание символа – одно удовольствие!
Также хочется упомянуть Waveform Viewer - Просмотрщик формы сигнала. Он показывает результаты моделирования, под действием тестовых сигналов. Это позволяет нам графически редактировать форму сигнала, чтобы создать нужные испытательные векторы. У него очень своеобразная и интересная структура задания сигналов. Вообще работа в Active HDL понравилась мне больше всего.
Если говорить в целом о проделанной работе, то в ней были закреплены все полученные по дисциплине моделирования знания, приобретен опыт разработки цифровых микросхем, и опыт работы с технической литературой.
1. Популярные цифровые микросхемы: Справочник / Шило В.Л. - 2-е изд., испр.- Челябинск: Челябинское отд., 1989.-352 с. ил.
2. Интегральные микросхемы: Справочник / Б.В. Тарабрин, Л.Ф. Лунин, Ю. Н. Смирнов и др.; Под редакцией Б.В. Тарабрина. – М.: Радио и связь, 1983.- 528 с., ил.
3. //www.inp.nsk.su/~kozak/ttl/ : Справочник по стандартным цифровым ТТЛ микросхемам / Козак Виктор Романович, Новосибирск, 8-апр-2001г.
Уважаемый посетитель!
Чтобы распечатать файл, скачайте его (в формате Word).
Ссылка на скачивание - внизу страницы.