Электротехника \ Схемотехника

Разработка прототипа ядра микроЭВМ (процессорный модуль: КА1843ВС1, КА1843ИР1; разрядность ПМ: 32 бит), страница 5

Номер поля

№

бита

Наименование

Поля

Назначение поля

1

0

WEA#

(Активный L-уровень) Разрешение записи в регистровый файл по входу А.

2

1..6

AdrA

Адресация регистрового файла по входу A.

3

7

SELA

Селекторный сигнал выбора адреса для регистрового файла по входу А.

4

8..13

P

Сигналы задания направления и величины сдвига для сдвиговых операций

5

14

SELP

Селекторный сигнал для выбора  источника сигнала P.

6

15..19

W

Сигналы задания ширины байтового поля для операндов

7

20

SELW

Селекторный сигнал для выбора источника сигнала W.

8

21

OEA#

(Активный L-уровень) Разрешение вывода данных из регистрового файла по входу А.

9

22..29

I

Инструкции МПС

10

30

OEDout#

(Активный L-уровень) Разрешение вывода из регистра выходных данных.

11

31

WEB#

(Активный L-уровень) Разрешение записи в регистровый файл по входу B.

12

32..37

AdrB

Адресация регистрового файла по входу B.

13

38

SELB

Селекторный сигнал выбора адреса для регистрового файла по входу А.

14

39

M/m

Если M/m = 1,то MCin  и W0..4 берутся из микрокоманды, иначе из статусного регистра.

15

40

MLINK

Внешний бит связи (Macro Status Link).

16

41

HOLD

17

42

MCin

Бит внешнего переноса (Macro Status Carry).

18

43

OErga#

(Активный L-уровень) Разрешение вывода из регистра адреса.

19

44

DCLK

Управление загрузкой данных в регистр АРЗУ (при DCLK=1 управление осуществляется сигналом синхронизации, при DCLK=0 – загрузка запрещена)

20

45

#CCE

Вход разрешения анализа условия в операциях условного перехода секвенсора при #CCE=0; иначе любая операция будет выполняться по истинной ветви

21

46

С0

Входной перенос счётчику адреса секвенсора SEQ

22

47

#CC

Сигнал условия для SEQ

23

48

#RLD

Разрешение загрузки адреса с шины данных секвенсора при RLD=0; иначе адрес вычисляется самим секвенсором

24

49…52

ISEQ

Инструкция секвенсору

25

53…64

ASEQ

Адрес принудительного перехода в микропрограммной памяти

26

65

#W

Запись в OЗУ

27

66

#R

Чтение из ОЗУ

28

67

МЕМ

Операция с памятью, активный Н-уровень.

Примеры выполнения команд.

Так как преподавателем не были заданы примеры команд, разработчик принял решение использовать команды по собственному усмотрению, с учетом того, чтобы проиллюстрировать работу ядра МикроЭВМ.

 Возьмем команду типа «регистр — память» MOVAX, MEM(допустим, что обращение по адресу ОЗУ); и типа «регистр — регистр» ADDAX,BX.

I.  Команда МOVAX, MEM:

1. Дешифрация начального адреса микропрограммы.

2. Генерация адреса микрокоманды.

3. Обращение к МПП по сформированному адресу.

4. Выборка микрокоманды и предустановка микрокоманды на входах РгМК.

5. Загрузка в РгМк микрокоманды.

6. Загрузка в регистровый файл адреса памяти и передача его в МПС.

7. Вывод адреса на Y шину.

8. Вывод данных на шину AB через регистр-защелку (РгА).

9. Передача адреса на локальную шину LAB и выбор данных в памяти по указанному адресу.

10.Проверка контрольных битов данных (если из DRAM) и вывод данных на магистральную шину DB.

11.Загрузка данных во входной регистр данных ОБ.

12.Загрузка данных в регистровый файл МПС.

II. Команда ADD AX,BX:

1. Дешифрация начального адреса микропрограммы.

2. Генерация адреса микрокоманды.

3. Обращение к МПП по сформированному адресу.

4. Выборка микрокоманды и предустановка микрокоманды на входах РгМК.

5. Разрешение выбора адреса регистра из команды.

6. Передача данных из регистрового файла в МПС.

7. Выполнение арифметической операции.

8. Вывод результата на Y шину.

9. Разрешение записи в регистровый файл по прежнему адресу.

Скачать файл