Информатика и выч. техника \ Микропроцессорные системы и сети

Арифметическо-логическое устройство (АЛУ). Структура АЛУ. Регистровая АЛУ разрядно-модульного типа, страница 4

          Эта структура лишена недостатков вышеуказанных структур, но она имеет свои недостатки: большие аппаратные затраты за счёт введения дополнительного регистра полностью идентичного регистру С. Для того чтобы использовать данную структуру должна быть сформирована инструкция, которая содержит:

-  тип операции;

-  источники операндов;

-  приёмники результата;

-  способ определения следующей инструкции (прямая и косвенная адресация).

          Инструкция, включающая в себя все вышеуказанные микрооперации называется микрокомандой.

Регистровая АЛУ разрядно-модульного типа.

Секционированный МП.


            Условимся, что все элементы этой структуры – четырёхразрядные

Рг2 – сдвиговый регистр

ISR – сдвиг вправо

ISL – сдвиг влево

OSL – выход информации при сдвиге влево

OSR – выход информации при сдвиге вправо

MS обеспечивает приём информации в Рг1 либо от внешнего устройства, либо от внутрисистемной шины.

1.  Информационные сигналы:

-  входные – от ВУ, Р0, ISL, ISR

-  выходные к ВУ, Р4, F11, D11, OSR, OSL

2.  Сигналы управления:

3.  Цель синхронизации (С) – зафиксировать достоверный результат в памяти.

Для дальнейшего использования этой структуры необходимо решить 2 задачи:

-  определить способ наращивания разрядности обрабатываемых слов;

-  определить набор операций, реализуемых РАЛУ.

 


          РОН, АС, R1 увеличивают свою разрядность пропорционально количеству секций, спользуемого при построении ВУ.

          R2, АЛУ – требуются для увеличения разрядности определённых связей связей по сдвину и переносу. Управляющие сигналы на все секции процессор поступают параллельно, а информационные – последовательно.

Формирование набора микроопераций, кодирование, простейшие микропрограммы

№

Операция

Обозначение

АДР

А

W/R

S3

S2

S1

S0

M

V0

V1

V2

V3

P0

1

Передача содержимого регистра 1 в РОН с адресом Ак

(Рг1)®РОН-Ак

Ак

*

1

0

0

0

0

0

0

0

0

0

*

2

Выполнение арифметических или логических операций над содержимым регистров Рг1 и Рг2 с размещением результата в РОН с адресом Ак и АС

(Рг1)[S;M;P0]

(Рг2)®РОН-Ак, АС

Ак

*

1

S3

S2

S1

S0

M

0

0

0

1

*

3

Передача информации от ВУ в Рг1

(ВУ)®Рг1

*

1

*

*

*

*

*

*

1

0

0

0

*

4

Запись информации из РОН с адресом Ак в Рг1 и Рг2

(РОН-Ак)®Рг1, Рг2

Ак

0

0

*

*

*

*

*

1

1

1

0

*

5

Сложение содержимого РОН с адресами Аn и Am с размещением результата в РОН с адресом Ак

(РОН-Аn)®Рг1

(РОН-Аm)®Рг2

(Рг1)плюс

(Рг2)®РОН-Ак

Аn

Аm

Ак

0

*

*

0

0

1

*

*

1

*

*

0

*

*

0

*

*

1

*

*

1

1

0

0

0

1

1

0

1

0

0

0

0

*

*

P0
Скачать файл