Арифметическо-логическое устройство (АЛУ). Структура АЛУ. Регистровая АЛУ разрядно-модульного типа, страница 13

          Эта архитектура как правило предназначена для однокр. МикроЭВМ, в которых  память программ CSEG (Cate Segment) и память данных DSEG (Date Segment) разделены и имеют свои собственные адресные пространства и способы доступа к ним.

          Такое разделение позволяет реализовать набор машинных команд, позволяющих экономно использовать память программ.

          Основными недостатками Архитектуры фон-Неймана и Архитектуры Гарвардской лаборатории являются наличие единого коммутационного тракта, по которому осуществляется обмен информацией между процессором и другими элементами вычислительной системы. Память, как правило, размещена в отдельных кристаллах по отношению к микропрограмме. В результате темп пересылки информации между процессором и памятью накладывают серьёзные ограничения на скорость обработки информации. Кроме того, физические характеристики линий связи (распределение ёмкости и индуктивности , протяжённость линий связи, а значит и сопротивление) в свою очередь ограничивают быстродействие. Единая магистраль предназначена для обслуживания только одного активного устройства в локальный момент времени. Поэтому все активные устройства борются за доступ к магистрали, т.е. происходит ограничение быстродействия из-за невозможности предоставления магистрали в тот момент времени, когда она нужна конкретному активному устройству.

          Снижение влияния этих недостатков на производительность решается следующими путями:

-  физическое увеличение ширины шины(с 8 первых процессоров доросли до 64);

-  кэш-память и её использование;

-  разделение магистралей;

-  конвейерный механизм (команда разбивается на элементарные операции, которые могут быть реализованы одновременно из различных команд).

Область регистров общего назначения (РОН) может быть полностью изолирована от пространства данных или частично пересекаться.

Система ввода-вывода (ВВ) представляет собой, как правило, набор адресуемых буферных схем или регистров (портов), через которые осуществляется связь с внешними и внутренними аппаратными средствами микросистемы. Система ВВ обычно использует обычный механизм распределения портов, размещающих в специальном адресном пространстве IOSEG (Input/Output Segment) и, как правило, является логически  изолированным от других пространств.

 


          Память микросистемы представляет собой упорядоченный набор n-разрядных ячеек с произвольным доступом. Такая память называется линейной памятью. Все разряды адреса от 0 до 2n-1 называется адресным пространством. Обычно адресное пространство разделяется на 2 подмножества: пространство ввода-вывода (в том случае, если ВВ – изолирован) и адресное пространство памяти.

Командный цикл микросистемы

          Программа – это упорядоченная последовательность команд и данных. Процесс выполнения программы заключается в последовательном выполнении команд. Самой первой информацией в программе является команда. А каждая последующая команда содержит информацию о способе получения следующей команды.

          Команда – это функционально завершённое элементарное действие, которое определяется типом используемых данных, источником их получения, операций над ними, приёмником результата, способ определения адреса следующей команды.

          Машинное представление команды называется объектным кодом. При написании программ обычно пользуются символьным представлением команд или мнемокодом  (Assembler).

          Время, необходимо для выполнения одной команды называется командным циклом (КЦ). КЦ делится на 2 фазы:

-  выборка;

-  представление.

Основные фазы работы микросистемы:

Процессор никогда не стоит. Он выполняет команду “останов”, которая, как правило, представляет собой опрос клавиатур, опрос БП, опрос ВУ, отображение информации.

В целом работа микросистемы заключается в следующем:

1.  Включение питания или нажатие Reset.