Арифметическо-логическое устройство (АЛУ). Структура АЛУ. Регистровая АЛУ разрядно-модульного типа, страница 11

3.  Обмен ВУ с ВУ.

 

Запрос – “захват магистрали”. Приводит триггеры в третье состояние и освобождает выходы. ВУ должно сформировать полностью все сигналы для управления магистралью.

          В этом случае ВУ вырабатывает запрос “захвата ” магистрали. По этому запросу МКП переводит свои шины в третье состояние. ВУ, выработавшее запрос, активизируется, захватывает магистраль и обеспечивает обмен с другим ВУ. При этом оно обязано сформировать свою совокупность сигналов для поддержки магистрали (даже тех, которые не требуются для ВУ). Этот режим называется режимом “захвата” магистрали. Частным случаем является режим ПДП – прямой доступ к памяти.

4.  Обмен микропроцессора с группой ВУ.

 

          Существует 2 варианта микропроцессорных систем:

1.  Микропроцессорная  (МП) система команд которых позволяет обеспечить обращение к ВУ и памяти как к единому целому. Т.е. система команд не обеспечивает различие между ВУ и памятью.

2.  МП система команд которых обеспечивает различие между обращением к памяти и к ВУ.

Считается, что в варианте 1. меньше объём адресуемой памяти, но выше быстродействие (за счёт меньшего дешифратора команд) и проще пишется программное обеспечение. А в варианте 2. больше адресное пространство, т.к. обращение к памяти и обращение к ВУ имеют разные команды.

По системе обмена различают 2 варианта:

1.  Синхронный.

2.  Асинхронный.

Синхронный обмен

          Все ВУ можно разделить на 3 группы:

1)  Устройства, доступные для чтения (АЦП, ПЗУ, вн. регистры).

2)  Устройства, доступные для записи (внешние портов, ЦАП).

3)  Устройства, доступные по чтению и записи.

Реализация обмена информацией с ВУ, доступными по чтению.

 

 

              Количество пустых операций (NOP) в данной системе определяется самым медленным ВУ.

СА – селектор адреса – как правило, обыкновенный дешифратор, а в некоторых случаях – регистр –дешифратор, который применятся в магистралях Q-bus. Это магистраль, в которой адрес и данные передаются поочерёдно (разделены во времени).

              Достоинства: простота реализации при минимуме аппаратных затрат.

              Недостатки:

-  эта система сориентировано на работу с самым медленным ВУ, поэтому неизбежны временные потери при работе с другими ВУ;

-  затруднена модификация ВУ, т.к. невозможно подключение ВУ, у которых время обмена больше чем у самого медленного ВУ этой системы, без переделки микропрограммы обмена.

Реализация обмена информацией с ВУ, доступными для записи

 

В структуре добавилась микрокоманда W/R.

Достоинства и недостатки те же, что и в предыдущем случае. Эта структура сориентирована на самое медленное ВУ.

Реализация обмена с ВУ по чтению и записи

Схема та же, что и в предыдущем случае, достоинства и недостатки такие же как  в первом случае.

Асинхронный обмен информацией с ВУ.

 

          Асинхронный обмен позволяет адаптироваться любому ВУ к вычислительной системе. Существует 2 режима работы: 1) режим записи – адрес и данные процессором выданы на магистраль. Через время t₁ (необходимое для получения достоверной информации на входах ВУ) выдаётся сигнал MSYN, который сообщает ВУ, что информация на его входах достоверна и её можно записать. Время t₂ – время, необходимое для записи информации в ВУ, после чего выставляется сигнал SSYN,  сообщающий процессору о том, что обмен информацией завершён. Время t₃ – это реакция процессора на появившийся сигнал SSYN. После этого снимаются сигналы SSYN, MSYN, адрес и данные; 2) режим чтения информации – процессор выставляет адрес и через время t₁®MSYN, который является признаком для ВУ о необходимости обмена информацией с процессором. Через t₂ – время, необходимо ВУ для формирования достоверной информации на входах процессоров. Формируется сигнал SSYN, по которому процессор осуществляет чтение информации с магистрали (время для чтения t₃). После этого процессор снимает сигнал MSYN, а ВУ – SSYN, данные.