Информатика и выч. техника \ Микропроцессорные системы и сети

Арифметическо-логическое устройство (АЛУ). Структура АЛУ. Регистровая АЛУ разрядно-модульного типа, страница 15

          В каждый момент времени на магистрали допускается только одно активное устройство, в распоряжение которого отдаются все ресурсы магистрали.  В простейших системах роль активного модуля всегда выполняет ЦП, который и организует управление магистралью. В более сложных системах со многими активными модулями, магистраль распределяется между ними в соответствии с запросами на захват магистрали с приоритетными соглашениями. Эта задача  в составе вычислительных систем возлагается на арбитра магистрали, который определяет кому и в какой момент времени отдать магистраль.

Арбитр магистрали


 


            Структурно взаимодействие ВУ с помощью арбитра реализуется таким образом, что все ВУ разделены на 8 групп (верхняя группа имеет максимальный приоритет), а в пределах группы приоритет понижается по мере “удаления” активного ВУ от процессора.

          Активные ВУ независимо друг от друга формируют сигналы BRi (запрос на захват магистрали), арбитр воспринимает запросы, ранжирует их по уровню приоритета и выдаёт сигнал разрешения по линии с наиболее высоким уровнем. В этой группе разрешение получает устройство самое “близкое”  к арбитру из устройств, выдавших сигнал BRi. При этом сигнал BGi поглощается этим устройством и далее не  распространяется. Устройство, поглотившее этот сигнал, вырабатывает сигнал SACK, который обеспечивает сброс арбитра. Арбитр прекращает выдачу сигнала BGi. Он не воспринимает в течение сигнала SACK запросов даже с более высоким приоритетом. Линия BBSY предназначена для оповещения ВУ о том, что магистраль ещё не освободилась. После освобождения магистрали, её занимает очередное ВУ, которое в свою очередь формирует сигнал BBSY. После этого снимается сигнал SACK, который разрешает поиск следующего активного ВУ.

          Временная диаграмма записи информации из одного активного ВУ в другое.

Собственная занятость
 
 


          Все управляющие сигналы необходимые для формирования обмена должны полностью укладываться во время собственной занятости. Эта временная диаграмма представляет собой асинхронный вариант обмена активного ВУ с пассивным. Сигнал W означает, что этот режим является записью информации в ВУ.

          Этот вариант является работой по жёсткому алгоритму, поэтому вполне возможно, что самому последнему активному ВУ не достанется времени попользоваться магистралью. Есть другие варианты построения:

1.  алгоритм с перестраиваемой, программируемой …

2.  вероятностные алгоритмы.

Структура магистрали

          На физическом уровне активные устройства взаимодействуют с пассивными и между собой через набор шин, называемые внутрисистемными магистралями.

          Магистрали состоят из:

-  шины данных (DB – Data Bus) – по которым производится обмен данными;

-  шина адреса (AB – Address Bus) – предназначена для передачи адреса от активного ВУ к пассивному;

-  шина управления (CB – Control Bus) – для обмена сигналами управления циклами обмена.

          Магистрали такого типа называются трёхшинными с различными шинами адреса и данных.

          В некоторых системах для сокращения физической магистрали используется совмещённая магистраль – AD – адрес-данные. На этой магистрали адрес и данные разделены во времени. Адрес сопровождается сигналом ALE, а данные – соответствующими сигналами WR и  RD.

 


          Существует 2 способа разделения адреса и данных.

а)

 


б)

Циклы обращения к магистрали (ЦОМ)

          За ЦОМ принят один цикл обращения между центральным процессором, памятью или подсистемой ввода-вывода (ВВ). за один цикл обращения между источником и потребителем пересылается один байт, слово или длинное слово информации.

Скачать файл