Арифметическо-логическое устройство (АЛУ). Структура АЛУ. Регистровая АЛУ разрядно-модульного типа, страница 18

3.  Число секций в любом модуле ограничивается алгоритмами выполнения арифметических операций.

4.  Трудности распараллеливания задач и потенциально низкая надёжность электрических компонентов.

Матричные ВС

Каноническая структура (МП) матричного процессора

          МП представляет собой композицию УУ и матрицы связанных элементарных процессоров.

          УУ предназначено для формирования единого потока команд на все процессоры матрицы. Все ЭП (элементарные процессоры) идентичны и включают в себя АЛУ и память (минимальная конфигурация). Сеть межпроцессорных связей регулярна и формируется таким образом, чтобы каждый элементарный процессор имел непосредственную связь не менее чем с четырьмя элементарными процессорами. Это позволяет осуществить обмен между памятью ЭП (в некоторых случаях используется режим ПДП).

   Состояние каждого ЭП  и обмен информацией между ними программируется                                                    УУ перед запуском очередной программы.

            Система ДАР (Англия). Предназначена для выполнения функций ОС, включая программу данных. Преобразование команды данных в форму, пригодную для МП; управление работой МП; для в/в информации в МП. Каждый МП представляет собой одноразрядное АЛУ и 1 Кбит памяти. Матрица процессоров представляет собой 16´16=256 МП. Быстродействие 25*10⁶ оп/сек.

           Connection (США). Быстродействие 10⁹ оп/сек. Ёмкость памяти 32 МБ. Число процессоров 65536. Скорость  обмена между процессорами 32 МБ/сек.

Eddy. Структура:

            Каждый процессор этой системы имеет связь с 8 ближними и связан с двумя УУ по широковещательным шинам. Связь между соседними процессорами в одном варианте этой системы осуществляется по последовательным каналом типа  RS-232.

            Широковещательная шина представляет собой 32-разрядную магистраль. В качестве ЭП используется процессор Z-8000-1. В качестве УУ используется тот же самый процессор. В настоящее время используются матрицы из 128 процессоров и 256.

            В матрице 128 осуществляется связь между соседними процессорами через двухпортовое ОЗУ, а 256 – режим ПДП (пересекающиеся области памяти).

            Разработчики ориентируются обеспечить передачу информации между ЭП, минуя УУ.

ВС для задачи вычисления функции

К достоинствам относятся дешевизна и надёжность.

            В качестве процессора используется сдвоенный процессор 286/287. В состав ЭП входит 16 К 16-разрядных слов. Быстродействие оценивается 4*10⁹ оп/сек над 16-разрядными словами с плавающей запятой.

Анализ МВС

          Матричный процессор (МП) не имеет ограничений в наращивании эффективности. В МП число параллельно выполненных операций достигает 10⁶, это позволяет достичь быстродействия 10⁸-10¹¹ оп/сек. благодаря  конвейерности внутри ЭП.

          К МВС применим принцип программируемости структуры, т.е. адаптация структуры ВС к решаемой задаче. Это достигается с помощью формирования (настройки) связей между ЭП.

          Основным недостатком этих систем является единственное УУ, от которого зависит надёжность всей системы в целом. Этим самым объясняется ограниченность МВС. От пропускной способности УУ зависит производительность всей системы.

Магистральные системы (МС)

Каноническая структура МС

          МС представляет собой средство обработки информации, в которой имеется множество процессоров, взаимодействующих между собой через единый ресурс. В качестве единого ресурса могут быть использованы: машины-посредники, внешние ОЗУ, общие шины, коммутаторы и т.п.

          МС – это композиция, в которой имеется множество ЭП, подмножество МП и коммутатор (КОМ), который обеспечивает связь между любыми ЭП и любыми МП. Подмножество МП иногда называют общей памятью для всех элементарных процессоров. Взаимодействие между ЭП осуществляется не через КОМ, а через общую память. Все МП, как правило, идентичны.