Исследование логических интегральных схем

Лабораторная работа №2.

Исследование логических интегральных схем.

Цель работы: практическое ознакомление с основными логическими элементами И-НЕ и основными типами триггеров (RS, Д, Т и JK), реализуемыми в одной микросхеме.

1.  Оборудование: лабораторный стенд, блок №7, соединительные провода.

2.  Задание №1. Изучить работу элемента И-НЕ.

3.  Задание №2. Изучить работу RS-триггера.

4.  Задание №3. Изучить работу Т-триггера.

5.  Задание №4. Изучить работу Д-триггера.

6.  Задание №5. Изучить работу JK-триггера.

     Контрольные вопросы.

- Пояснить работу RS-триггера, собранного на элементах И-НЕ.

- Пояснить работу Т-триггера, собранного на элементах И-НЕ.

- Пояснить работу Д-триггера, собранного на элементах И-НЕ.

- Пояснить работу JK-триггера, собранного на элементах И-НЕ.

таблица 7.1                                       таблица 7.2                              таблица 7.3.

Х12	Х13	Х11
0	0	1
0	1	1
1	0	1
1	1	0

Т(С)	Q	Q
1	1	0
1	0	1
1	1	0
1	0	1

R	S	Q	Q
1	0	1	0
1	0	1	0
0	1	0	1
0	1	0	1
1	0	1	0

таблица 7.4                                                                                                                        таблица 7.5                              

С	Д(J+K)	Q	Q
1	0	0	1
1	0	0	1
1	1	1	0
1	1	0	1

J	K	C	Q	Q
0	0	1 1 1	0 0 0	1 1 1
1	0	1 1 1	0 0 0	1 1 1
0	1	1 1 1	1 1 1	0 0 0
1	1	1 1 1	1 0 1	0 1 0

RS-триггер (рис. 7.1)

Ответы на контрольные вопросы:

1. Принцип работы RS триггера на логической структуре И-НЕ (с инверсным входом):

а) Подадим два информационных сигнала R=1 S=0. На выходе ДД1 Q=1, так как 0*Х=1 которая по цепи ПОС поступает на первый вход ДД2. На выходе ДД2 Q=0, так как 1*1=0.

б) Подадим два информационных сигнала R=0 S=1. На выходе ДД1 Q=0, так как 1*Х=0 который по цепи ПОС поступает на первый вход ДД2. На выходе ДД2 Q=1, так как 0*0=1.

в) Подадим два информационных сигнала R=0 S=0. По цепям ПОС на входы ДД1, ДД2 поступают сигналы с выходов Q и Q, на втором входе ДД1 получается 1, так как Q=1 (предыдущее состояние триггера) на выходе ДД1 Q=1, так как 0*Х=1 которая по цепи ПОС поступает на первый вход ДД2. На выходе ДД2 Q=1, так как 1*0=1. Неопределенное состояние.

г) Подадим два информационных сигнала R=1 S=1. На выходах Q=0, так как 1*1=0 и Q=1, так как 1*0=1. Этот режим называется режимом хранения состояния Q.

                                                

2.D-триггер, состоящий из асинхронного RS-триггера с логическими элементами на входах. При С=0 на выходах элементов И(И-НЕ) образуются пассивные для входов асинхронного RS-триггера уровни. При С=1 уровень, поданный на информационный вход D, создаёт активный уровень либо на входе R (при D=0),либо на входе S(приD=1)асинхронного RS-триггера, и триггер устанавливается в состояние, соответствующее логическому уровню на входе D. Таким образом ,D-триггер воспринимает информацию со входа D при С=1 и затем может хранить её неопределённое время, пока С=0.

T D C

Условное изображение D-триггера.

Вывод: В ходе лабораторной работы, ознакомились с основными логическими элементами «И-НЕ» и основными типами триггеров(D,JK,RS и T),реализуемыми в одной микросхеме.