Разработка микропроцессорной системы. Составление карты распределения адресного пространства, страница 3

1. От аварийного датчика:

а) включить на ПУ аварийную сигнализацию;

б) выдать на индикацию значения сигналов X1,...,X4 и цифровой код Q4;

в) перевести МПС в состояние ожидания. Выход МПС из состояния ожидания обеспечивается сигналом СБРОС.

2.При отказе источника питания: записать в энергонезависимое ОЗУ текующие значения содержимого регистров микропроцессора.

3. От оператора: сигнал INT3 должен формироваться при нажатии на одну из клавиш УСТАВКА, ВЫВОД или ОСТАНОВ. Программная обработка прерывания INT3 должна включать:

а) опрос клавиатуры и определение кода нажатой клавиши;

б) ввод уставки последовательным нажатием клавиш после нажатия клавиши УСТАВКА;

в) вывод на световую индикацию значений X1,...,X4  и Q4 в случае нажатия клавиши ВЫВОД;

г) перевод системы в состояние ожидания в случае нажатия клавиши ОСТАНОВ.

Обращение к внешним и интерфейсным устройствам МПС производится с использованием отображения внешних и интерфейсных устройств на память.

2. РАЗРАБОТКА АППАРАТНЫХ СРЕДСТВ МПС

2.1. Разработка структурной схемы МПС

Структурная схема МПС, построенная на базе микропроцессора (МП) К1810ВМ88, работающего в максимальном режиме в соответствии с техническим заданием, приведена в приложении 1.

Формирование тактовых сигналов для МП и внешних устройств, а также сигналов RESET (установка) и  READY (готовность) осуществляет микросхема КР1810ГФ84. В табл. 2.1 показано образование управляющих сигналов в зависимости от состояния сигналов S0, S1, S2.

Таблица 2.1

Поскольку в данном курсовом проекте используется отображение внешних и интерфейсных устройств на память, то с выхода СК не используются сигналы чтения и записи УВВ.

Генератор тактовых импульсов G формирует тактовые импульсы с частотой 2 МГц для микропроцессора, таймера и пульта управления.

Разделение (демультиплексирование) шины адрес/данные решается с помощью буферного регистра BFRG, выполняющего функцию адресной защелки. Поскольку шина данных МП К1810ВМ88 восьми битная, то достаточно одного восьмиразрядного буферного регистра. Адрес защелкивается на регистре по сигналу ALE. Значения адресных сигналов А8-А15 запоминаются во внутреннем регистре МП, и их не нужно защелкивать во внешнем регистре с помощью строба ALE. Буферизация шины адрес/данные решается с помощью двунаправленного шинного формирователя BF. Достаточно одного восьми разрядного BF по той же причине, описанной выше.

Для выбора определенной микросхемы памяти или определенного устройства ввода/вывода используется системный дешифратор DC.

На микросхемы ОЗУ поступают управляющие сигналы CS, MRDC и MWTC на входы CS, RD и WR, соответсвенно. Расшифровка данных входов дана в табл. 2.2. Сигналы MRDC, MWTC поступают с системного контроллера, сигнал CS0 с системного дешифратора. На вход A микросхемы ОЗУ поступает адрес с шины адреса (ША), на вход D - данные с шины данных (ШД).

На микросхему ПЗУ поступают управляющие сигналы CS и MRDC на входы CS и RD, соответственно. Расшифровка данных входов дана в табл. 2.3.

Таблица 2.2