Анализ технического задания. Составление карты распределения адресного пространства. Модуль управления и индикации CPAN, страница 11

Эта микросхема предназначена для преобразования аналоговых сигналов, поступающих по восьми параллельным каналам, в цифровой код с последующим его хранением во внутреннем ОЗУ АЦС и считыванием во внешний МП в режиме считывания из памяти. Информационная емкость внутреннего ОЗУ - 8 байт. Аналоговая информация преобразуется в восьмиразрядный цифровой код. Микросхема производит последовательный опрос каналов с последующим преобразованием входного напряжения. В течение всего периода преобразования, равного сумме времен Tc для каждого из восьми каналов, цифровая информация хранится во внутреннем ОЗУ. Это обеспечивает прямой доступ к внутренней памяти  АЦС в любой момент времени. Считывание цифровой информации из внутреннего ОЗУ на выходную восьмиразрядную шину осуществляется при подаче на вход CS сигнала логического нуля (сигнала C7 с системного дешифратора), после чего цифровые выходы АЦС переходят из состояния высокого импеданса в проводящее состояние. Для правильного защелкивания адреса А0, А1 на микросхеме АЦП используется сигнал C8 системного дешифратора (подается на вход ALE АЦП). Цифровой код сигнала поступает на шину данных (D0-D7).

В качестве DAC используется микросхема К1118ПА2. Эта микросхема предназначена для преобразования десятиразрядного цифрового кода в аналоговое напряжение. Схема подключения показана на рис. 20.

Для вывода сигнала Y4 используется 8-разрядный канал A микросхемы КР580ВВ55А. К нему подключены информационные входы ЦАП К1118ПА2. На синхронизирующий вход ЦАП - вход C подается тактовая частота (сигнал CLK). Для данного ЦАП требуется опорное напряжение -5В [4], а на вход компенсации характеристики ОУ нужно подключить по рекомендациям на применение этой микросхемы [4] конденсатор C3: К10-17а-Н90-40В-0,1мкФ.

Входы 2С, G, H и L управляют интерпретацией входного кода. Т.к. в данной МПС для вывода используется прямой двоичный код, то комбинация на входах 2C, G, H, L должна быть соответственно 1100. Согласно описанию этой микросхемы в [4] на этот  ЦАП неиспользуемые входы могут оставаться не подсоединенными.

3.7.  Модуль управления и индикации CPAN

Структурная схема модуля CPAN приведена на рис. 21. В соответствии с техническим заданием модуль содержит клавиатуру и различные индикаторные устройства. Для приема информации с клавиатуры, отображения цифрового значения нажатой клавиши в шестнадцатеричном представлении, Y4 в десятичном представлении и для индикации значений Х1-Х4 используется контроллер клавиатуры-дисплея (ККД) IOP КР580ВВ79. Отображение нажатой клавиши клавиатуры  производится в динамическом режиме.

Двунаправленный 8-разрядный канал данных контроллера КР580ВВ79 подключается к шине данных (D0-D7). К управляющим входам контроллера подключаются следующие сигналы:

тактовый вход С        -         тактовая частота МПС CLK.

вход чтения      -         сигнал C2 контроллера системной шины.

вход записи      -         сигнал C3 контроллера системной шины.

Управляющий вход INS/D подключается к младшему разряду адреса А0 и является признаком передачи или приема команд или данных. К входу CS подключен сигнал C5. Если на входе CS будет уровень лог. 1, то канал данных перейдет в третье состояние.

Некоторые основные статические параметры ККД [1] приведены в таблице 13, назначение выводов - в таблице 14. Схема подключения показана на рис. 22.

Таблица 13