Анализ технического задания. Составление карты распределения адресного пространства. Модуль управления и индикации CPAN, страница 10

Модуль ПЗУ приведен на рис. 16. У микросхемы КР1656РЕ4 8 разрядов данных и 13 разрядов адреса, вход CS является входом выбора микросхемы. При подаче на вход CS сигнала высокого уровня микросхема переводится в режим хранения, на выходах DO - состояние высокого импеданса. При подаче на вход CS сигнала низкого уровня микросхема переводится в режим выдачи данных. На входы CS микросхем ПЗУ подается сигнал CSROM, который подается со схем 2И-НЕ на входы которой поступают сигналы C1 и A14. Входы адреса A0-A12 соединены с сигналами A1-A13 шины адреса. Выходы данных микросхемы нулевого банка подключены к младшей половине шины данных, первого банка – к старшей.

3.6.  Разработка модуля ввода/вывода (IOU)

Структурная схема модуля приведена на рис. 17. IOU содержит программируемое устройство ввода-вывода параллельной информации IOP, микросхему КР580ВВ55А, ADC микросхему К572ПВ4, DAC микросхему К1118ПА2.

Модуль IOP предназначен для параллельного ввода/вывода информации. В качестве IOP используется микросхема КР580ВВ55А. Назначение выводов микросхемы КР580ВВ55А указано в табл. 11. Схема подключения показана на рис. 18.

Таблица 11

Вывод

Обозначение

Тип вывода

Функциональное назначение выводов

1-4,37-40

BA3-BA0,BA7-BA4

Входы/выходы

Информационный канал А

5

RD

Вход

Чтение информации

6

CS

Вход

Выбор микросхемы

7

GND

-

Общий

8,9

A1,A0

Вход

Младшие разряды адреса

10-17

BC7-BC4,BC0-BC3

Входы/выходы

Информационный канал С

Рис. 16. Функциональная схема модуля ПЗУ.


18-25

BB0-BB7

Входы/выходы

Информационный канал В

26

UCC

-

Напряжение питания +5В±5%

27-34

D7-D0

Входы/выходы

Канал данных

35

SR

Вход

Установка в исходное состояние

36

WR

Вход

Запись информации

Рис.  17. Структурная схема модуля IOU.


На входы WR, RD микросхемы IOP поступают сигналы C3, C2 с выходов контроллера системной шины. На вход СS приходит сигнал С6 с выхода системного дешифратора. На входы А0, А1 приходят два младших бита адреса с шины адреса. Канал данных D7-D0 непосредственно связан с младшей половиной шины данных. На вход SR поступает лог. “0”. Канал А используется для вывода сигнала Y4 через ЦАП. Разряды 0-2 канала С используются для вывода сигналов Y1-Y3. Разряд 3 канала C используется для вывода сигнала "Авария". Разряды 4-7 канала С используются для ввода информации с двоичных датчиков Х1-Х4.

В качестве ADC использована микросхема К572ПВ4 аналого-цифровой системы (АЦС) сбора данных [8]. Разрядность АЦП определяется точностью преобразования. Так как в данном задании погрешность обработки аналоговых сигналов должна быть не более 1%, то надо брать такую разрядность, чтобы половина веса младшего разряда не превышала 0,01. Поэтому в качестве АЦП можно выбрать 8-разрядный АЦП, т. к. половина веса младшего разряда 1/2*1/256 = 0,002, что не превышает 0,01.

Назначение выводов указано в табл. 12. Схема подключения показана на рис. 19.

Таблица 12

Вывод

Обозначение

Функциональное назначение выводов

1

B0

Выход мультиплексора

2-9

AIN7-AIN0

Входы мультиплексора

10,11

UREF1,UREF2

Опорное напряжение Uref1 и  Uref2

13

CS

Вход управления считыванием данных из ОЗУ

14

GND

Общий

15

CLK

Вход тактовых импульсов