Внутренняя организация БИС ЗУ (за некоторыми исключениями) однозначно может быть определена внешними выводами данных и адреса микросхемы. Так, например, организация 1К ´ 1 (или 1024 ´ 1) говорит о том, что накопитель информации ОЗУ может хранить 1024 одноразрядных слова. Сама микросхема имеет 10 выводов для подключения к ША (10 разрядов ША позволяют адресоваться к 210 = 1024 = 1К ячейкам) и один вывод для подключения к шине данных (у ОЗУ с раздельными выводами – по одному выводу для ввода и вывода данных). Организация 512 ´ 4 говорит, что ОЗУ предназначено для хранения 512 четырехразрядных слов (т.е. на кристалле всего размещено 2048 ЗЭ), а микросхема имеет 9 адресных выводов (2 9 = 512) и 4 вывода для подключения к ШД (или по четыре для ввода и вывода у ЗУ с раздельными выводами). Исключение составляют микросхемы памяти, у которых с целью уменьшения числа внешних выводов адрес выбираемой ячейки памяти передается в два приема – сначала младшая половина, которая фиксируется в специальном буфере ЗУ, а затем старшая, после чего по управляющим сигналам производится чтение или запись выбранной ячейки. Такая организация БИС ЗУ позволяет уменьшить число выводов микросхемы, но увеличивает время обращения к памяти.
ЗУПВ КР541РУ2 – это статическое ОЗУ емкостью 4 Кбит с организацией 1024 ´ 4 бита с совмещенными входами данных. Линии A0 - A9 – адресные. Каждой возможной комбинации на этих входах соответствует одна из 1024-х четырехразрядных ячеек памяти, в которые данные могут быть занесены (при записи) или из которых могут быть считаны (при чтении). При записи выводы D0 - D4 работают как входы, по которым четыре разряда записываемого слова одновременно помещаются в четыре запоминающих элемента ячейки памяти, адресуемой кодом на адресных линиях A0 - A9. При чтении содержимое всех четырех ЗЭ выбранной ячейки памяти одновременно выставляется на выводы D0 - D3, которые в этом случае работают как выходы. Содержимое ячеек памяти после операции считывания не изменяется. Направление передачи данных (чтение или запись) определяется уровнем сигнала на управляющем входе W/R. Низкий уровень сигнала (лог. 0) определяет режим ЗАПИСЬ, высокий (лог.1) – ЧТЕНИЕ. На управляющий вход CS подается сигнал ВЫБОР КРИСТАЛЛА (ВЫБОР МИКРОСХЕМЫ). Высокий уровень сигнала на этом входе переводит выводы D0 - D3 микросхемы в состояние высокого сопротивления (т.е. отключает БИС от ШД), и запись в ячейки памяти этой микросхемы или чтение из них невозможны.
БИС ОЗУ К537РУ1 имеет организацию 1024 ´ 1, то есть все 1024 ячейки памяти являются одноразрядными. Выводы CS и W/R выполняют те же функции, что и у микросхемы КР541РУ2. Управляющий вход ОЕ обеспечивает подключение выводов данных D0 к ШД при наличии на нем управляющего сигнала низкого уровня (лог. 0). Этот вход в некоторых случаях позволяет упростить схему управления памятью
ЗУПВ К537РУ8 с организацией 2К ´ 8 позволяет хранить 2048 слов длиной в один байт. Назначение выводов такое же, как у рассмотренной микросхемы К537РУ1.
Характерной особенностью абсолютно всех ОЗУ является их энергозависимость, то есть при потере питания вся информация, записанная в них, теряется.
(Отечественный аналог Intel i8253)
Управление периферийными устройствами часто требует от микропроцессорной системы точного задания временных интервалов между управляющими сигналами. Сделать это программно зачастую невозможно из-за сложного временного расписания обмена данными внутри микропроцессорной системы. К тому же вставка тактов ожидания в программу тормозит работу процессора. Такие задачи поручают программируемым таймерам (ПТ). С помощью ПТ процессор может формировать временные интервалы произвольной длительности, производить синхронизацию внешних устройств, организовывать счетчики событий, вести счет текущего времени и т. д.
Уважаемый посетитель!
Чтобы распечатать файл, скачайте его (в формате Word).
Ссылка на скачивание - внизу страницы.