Системная память PC AT. Организация оперативной памяти компьютера. Кодирование обращений к памяти. Адресация байтов в 16-разрядной памяти, страница 11

¦---------¦00008h ¦---------¦0000Ah ¦---------¦0000Ch ¦---------¦0000Eh

¦         ¦       ¦         ¦       ¦         ¦       ¦         ¦

¦         ¦       ¦         ¦       ¦         ¦       ¦         ¦

¦         ¦       ¦         ¦       ¦         ¦       ¦         ¦

¦         ¦       ¦         ¦       ¦         ¦       ¦         ¦

¦  Банк 0 ¦       ¦  Банк 1 ¦       ¦  Банк 2 ¦       ¦  Банк 3 ¦

¦         ¦       ¦         ¦       ¦         ¦       ¦         ¦

¦         ¦       ¦         ¦       ¦         ¦       ¦         ¦

¦         ¦       ¦         ¦       ¦         ¦       ¦         ¦

¦         ¦       ¦         ¦       ¦         ¦       ¦         ¦

¦         ¦       ¦         ¦       ¦         ¦       ¦         ¦

¦         ¦       ¦         ¦       ¦         ¦       ¦         ¦

¦         ¦       ¦         ¦       ¦         ¦       ¦         ¦

L====T====-       L====T====-       L====T====-       L====T====•                 •                 •                 •

------¬           ------¬           ------¬           ------¬

-A1--Ў¦OE   ¦      A1--Ў¦OE   ¦     -A1--Ў¦OE   ¦      A1--Ў¦OE   ¦

-A2--Ў¦&    ¦     -A2--Ў¦&    ¦      A2--Ў¦&    ¦      A2--Ў¦&    ¦

L--T---           L--T---           L--T---           L--T--¦                 ¦                 ¦                 ¦

¦                 ¦                 ¦                 ¦

•                 •                 •                 •

<===========================MD0-MD15============================>

Шина данных

Рис. 4.13. Структурная схема интерливинга на четыре банка

-------------------¬

¦ Страничный режим ¦

L-------------------  Страничный режим работы памяти предполагает работу  микросхем памяти в страничном режиме, когда адрес страницы (строки) защелкивается в 512-разрядную защелку по сигналу -RAS и затем доступ к памяти осуществляется путем выбора данных из защелки по сигналам  -CAS (см. параграф "Динамическое ОЗУ").

На рис. 4.14 приведена временная диаграмма работы памяти в страничном режиме.

----   -----¬                                        -------RAS0        L----------------------------------------¦ Tcп ¦

¦ў---Ў¦

----   --------¬    ------¬    ------¬    ------¬    -------CAS0           L-----     L-----     L-----     L----------  --------  ---------  ---------  -------------Адрес  строка>< колонка>< колонка ><  колонка>< колонка

------  --------  ---------  ---------  -----------------       ----       ----       ---Данные ---------< D0 >-----< D1 >-----< D1 >-----< D1 >---------       ----       ----       ---Рис. 4.14. Страничный режим работы памяти

В этом режиме есть возможность выбора из защелки строки последовательных адресов колонок без дополнительного перезаряда строки. Период перезаряда строки наступает только при переходе в другую страницу или при регенерации динамического ОЗУ.

Поскольку время перезаряда столбца (Tcп) мало, появляется возможность  быстрого выбора нужной колонки внутри выбранной строки.

Обычно время доступа к памяти в страничном режиме составляет половину времени выбора в обычном режиме.

Для DRAM типа 256 К*1  размер строки составляет 512 бит, и при двухбайтной организации памяти обьем страницы составляет

1 К байт, а при расслоении памяти размер страницы увеличивается на количество параллельно используемых банков.

При совмещении страничного режима и интерливинга (на два банка)

размер страницы увеличивается с 1 К байт до 2 К байт и вероятность расположения программы в пределах одной страницы увеличивается.

Это позволяет исключать такты ожидания микропроцессора при выборке кодов выполняемых программ при использовании менее быстро действующей памяти.

На рис. 4.15 представлена временная диаграмма работы памяти при совмещении страничного режима и интерливинга.