Системная память PC AT. Организация оперативной памяти компьютера. Кодирование обращений к памяти. Адресация байтов в 16-разрядной памяти, страница 10

Для уменьшения времени обращения к памяти используют режим расслоения памяти. Он предполагает паралельную адресацию банков памяти со смещением на слово. Для организации интерливинга используют количество банков памяти, кратное степени двойки ( 2, 4, 8 банков памяти).

При использовании интерливинга на два банка памяти они адресуются со смещением на слово, т.е. в нулевом банке находятся четные слова, а в первом - нечетные. Нулевой банк будет выбран, когда А1 равен нулю, а первый - при А1, равном единице. При этом обьемы банков памяти должны быть одинаковыми.

Структура организации памяти при интерливинге на  два банка приведена на рис. 4.11.

0 K байтг=========T=========¬          г=========T=========¬

¦---------+---------¦000000h   ¦---------+---------¦000002h

¦---------+---------¦000004h   ¦---------+---------¦000006h

¦---------+---------¦000008h   ¦---------+---------¦00000Аh

¦---------+---------¦00000Ch   ¦---------+---------¦00000Eh

¦         ¦         ¦          ¦         ¦         ¦

¦         ¦         ¦          ¦         ¦         ¦

¦ Банк 0, ¦ Банк 0, ¦          ¦ Банк 1, ¦ Банк 1, ¦

¦ младший ¦ старший ¦          ¦ младший ¦ старший ¦

¦  байт   ¦  байт   ¦          ¦  байт   ¦  байт   ¦

¦         ¦         ¦          ¦         ¦         ¦

¦         ¦         ¦          ¦         ¦         ¦

¦         ¦         ¦          ¦         ¦         ¦

¦---------+---------¦09FFF4h   ¦---------+---------¦09FFF6h

¦---------+---------¦09FFF8h   ¦---------+---------¦09FFFАh

640 К байтL======T==¦==T======-09FFFCh   L======T==¦==T======-09FFFEh

•     •                        •     •

----------------¬              ----------------¬

-A1 --Ў¦ОЕ             ¦        A1 --Ў¦ОЕ             ¦

L-------T--------              L-------T-------¦                              ¦

•                              •

Шина данных <==============MD0-MD15====================>

Рис. 4.11. Структурная схема интерливинга на два банка

Временная диаграмма доступа к памяти при интерливинге на два банка приведена на рис. 4.12.

При таком доступе сигналы RAS двух банков работают так, что время перезаряда одного банка  Tпстр используется для активизации сигнала RAS

другого банка. Это требует последовательных выборок, которые должны быть разделены между двумя банками. Для непоследовательных доступов необходима установка паузы ожидания для перезаряда банка памяти Tпстр. Для этого в схему задержки начала выполнения команды вводится дополнительная аппаратура.

При последовательных доступах к банкам памяти период обращения

(Тпобр) равен циклу памяти (Тцпам) плюс время до начала выполнения следующей команды.

¦ Тпобр  ¦

¦ Тцпам ¦ Tпстр   ¦ў------Ў¦

¦ў-----Ў¦ў-------Ў¦        ¦

----   -----¬       ----------¬       ----------¬       ----------RAS0        L--------         L--------¦        L-------¦

----   --------¬    -------------¬    -------------¬    ----------CAS0           L-----            L-----¦           L--------     ----     ---- ¦   ----     ----     ---Данные --------< D0 >---< D1 >---< D0 >---< D1 >---< D0 >---< D1 >----     ----     ----     ----     ----     ---¦

----   --------------¬       ----------¬       ----------¬       -RAS1                 L--------         L--------         L-----------   -----------------¬    -------------¬    -------------¬    -CAS1                    L-----            L-----            L----Рис. 4.12. Временная диаграмма доступа к памяти при интерливинге на два банка

При использовании интерливинга на четыре банка памяти нулевой банк будет выбран при А1 и А2, равных нулю, первый банк - при А1, равном единице, а А2 - нулю, второй и третий банки - при А1, А2, равных, соответственно, 01 и 11.

Структура организации памяти при интерливинге на  четыре банка приведена на рис. 4.13.

г=========¬       г=========¬       г=========¬       г=========¬

¦---------¦00000h ¦---------¦00002h ¦---------¦00004h ¦---------¦00006h