Моделирование дискретных устройств в системе PCAD. Асинхронное троичное моделирование дискретных устройств, позволяющее проверять правильность функционирования устройств, страница 25

Пусть для исследования работы триггера составлен тест, показанный на рис.3.1, а модель триггера, полученная программой PRESIM, записана в файле RS.NET.

Рис. 3.1. RS–триггер и его тест

Для проведения моделирования действия пользователя должны быть следующими:

– Ввести модель исследуемой схемы

=>LOAD RS.NET <RETURN>

Здесь LOAD – команда, RS.NET – имя файла с моделью схемы.

Система ответит: Loading ...

Затем опять появляется запрос программы:

=>

– Установить длительность цикла

В программе PCLOGS используются две безразмерные единицы времени – шаг и цикл.

Пользователь может сам присвоить шагу какую–либо размерность, например, нс, мкс, мс или какую либо производную от них, например, равную наибольшему общему делителю задержек компонентов. Так, если задержки составляют 20, 30 и 50 нс., то шаг следует взять равным 10 нс. При таком выборе единицы измерения времени длительность моделирования уменьшится.

Цикл измеряется в шагах и представляется целым числом шагов. Длительность цикла должна быть больше максимальной задержки компонентов исследуемой схемы, но не более 32767. Например, если максимальная задержка 30 введенных единиц, то длительность цикла можно взять равной 50. Введем это значение

=>CYCLE 50 <RETURN>

Здесь CYCLE – команда, 50 – значение длительности цикла.

– Задать временные диаграммы входных сигналов

Временные диаграммы входных сигналов R и S задаются в соответствии с таблицей теста. Логические состояния "1" и "0" записываются как S1 и S0. Длительность состояния в циклах записывается после состояния через косую черту /, например, так S1/2.

Если временную диаграмму входных сигналов надо повторить несколько раз, то выражение, описывающее ее, берется в круглые скобки, перед которыми ставится множитель, указывающий количество повторений.

Если множитель перед скобками отсутствует, то временная диаграмма может повторяться бесконечное число раз. Заметим, что длительность моделирования в циклах задается командой SIM (cм. ниже).

Для задания временных диаграмм входных сигналов используется команда GEN

=>GEN [0 0] R (S1/2 S0/1 S1/1)

=>GEN [0 0] S (S0/1 S1/3)

В прямых скобках указаны задержки переднего и заднего фронта входных сигналов (эти параметры обязательны, если даже они равны нулю). R и S – входы, S1/2, S0/1 и т.д.– значения соответствующих входных сигналов и их длительности. Имена сигналов и их значения разделены пробелами. Множителя перед скобками нет, поэтому временные диаграммы могут повторяться сколь угодно долго.

– Установить графический режим работы дисплея и определить узлы для выдачи временных диаграмм

Вывод результатов возможен в виде временных диаграмм или в виде таблиц. Выводом временных диаграмм управляют команды DISPLAY и PROBE.

Для вывода результатов моделирования с интервалом выдачи сообщений, равным 5 временным шагам (сжатие временной диаграммы во времени в 5 раз), необходимо задать команду

=>DISPLAY 5 <RETURN>

Затем определить узлы для показа временных диаграмм командой PROBE

=>PROBE R S Q NQ <RETURN>

Всего может быть указано 16 узлов. Имена узлов разделяются пробелами или запятой.

– Запустить моделирование

Это действие производится командой SIM с указанием длительности моделирования в циклах. В рассматриваемом примере длительность теста 4 цикла, поэтому запускаем моделирование на 4 цикла (однократное прохождение теста)

=>SIM 4

На экране появляются временные диаграммы узлов R S Q NQ и некоторая текстовая информация.

Формат экрана показан на рис.3.2.

Рис.3.2. Формат экрана дисплея

В поле 1 показывается имя схемы, загруженной командой LOAD. В строке последней временной точки 2 указываются номера последнего выполненного шага и последнего выполненного цикла моделирования.

Поле имен узлов схемы 3 предназначено для имен узлов моделируемой схемы, выбранных командой PROBE для показа временных диаграмм.