D-триггеры представлены во всех библиотеках схемами, содержащими 4- ( 74100, 74116 74ALS 874), или 2 триггера в корпусе ( 74LS375,75,77), или1 триггер в корпусе (74ALS74, 74LS74) , причём выходы могут быть только в прямой или в прямой и инверсной формах.
Выбор типа триггера, наиболее соответствующего конкретной задаче, является важным решением при проектировании цифровых устройств.
Кроме информационных входов триггеры в подавляющем
большинстве имеют вход синхронизации. Управляющее воздействие на этом входе (Clock, Clk) определяет момент, в
который триггер переключается в соответствии с его алгоритмом работы и
значениями переменных J,K или D на информационных входах в этот момент. Такие триггеры
называются синхронными. Все представленные в библиотеках триггеры синхронны. В
подавляющем большинстве случаев входы синхронизации являются динамическими,
что означает, что переключение происходит в момент включения (переход 
) или выключения (переход 
) синхронизирующего воздействия. Такие
входы обычно обозначаются на схеме как -
или -
соответственно. Альтернативный вариант представляет собой синхронизация
уровнем, когда после подачи единичного (нулевого) значения на вход
синхронизации С триггер может многократно переключаться асинхронно, т.е. в
соответствии с изменениями воздействий на информационных входах.
Поскольку триггеры представляют собой элементы памяти, во
многих случаях требуется установка определённого состояния триггера перед
началом работы. Для этого в схемах предусмотрены специальные входы установки
триггера в нулевое состояние (Clear, CLR
или R) и в единичное (PRE или
S). Иногда имеются оба входа, иногда один (обычно CLR). Входы установки асинхронны и в этом смысле “старше”
информационных. Для интегральных схем ТТЛ-логики входы установки обычно
инверсны (например, 
).
В связи со сказанным при разработке цифрового устройства в пакете Orcad следует предусмотреть генераторы и цепи предварительной установки триггеров. Воздействие генераторов должно быть однократным, кратковременным и предварять основной цикл работы. Для этого при программировании генераторов установки следует задать частоту такой, чтобы период был близок или превышал заданное время анализа (Run to time). Для получения короткого единичного (положительного) импульса нужно установить скважность (Duty circle) малой величины, например, 0.05, а для создания нулевого импульса (отрицательного) – большой (0.95). В любом случае длительность импульса должна быть достаточной для переключения триггера, для рассматриваемых серий - около 10-15 нс. При наличии двух установочных входов сигналы установки должны подаваться на оба входа, но не одновременно. Это соответствует известному правилу, запрещающему одновременное активное воздействие на оба входа RS-триггеров. Для сдвига двух сигналов установки триггеров во времени следует использовать при программировании генераторов позицию временной задержки (Time delay).
Отметим как общее свойство моделирования в Orcad необходимость присоединения всех управляющих воздействий к определённым цепям или генераторам. Это отличает условия моделирования в Orcad от реальной схемы устройства. Для реальной логической схемы ТТЛ возможно оставить вход не присоединённым, что эквивалентно единичному воздействию (хотя это не оптимальное решение), или присоединить вход к общей шине (корпусу) для создания нулевого воздействия. При моделировании цифровых устройств это невозможно, и программа оценивает не присоединённые цепи как неопределённое состояние. Допустимо лишь не использовать ненужные выходы.
Рис.
П1
На рис. П1 показано включение триггера 7472 ( со схемной избыточностью) в счётном режиме. По каждому перепаду 1-0 импульсов синхронизации G1 (CLK) происходит переключение триггера, если на объединённых входах JK при этом имеется единичное значение сигнала. Импульсы сигналов установки С1 иС2 сдвинуты по времени.
Уважаемый посетитель!
Чтобы распечатать файл, скачайте его (в формате Word).
Ссылка на скачивание - внизу страницы.