Организация ЭВМ и систем: Курс лекций (Позиционные системы счисления. Процессоры семейства IA-32. Лазерные принтеры), страница 65

MOVZX, 36

MUL, 39

NEG, 40

NOT, 42

OR, 42

OUT, 35

POP, 34

POPA, 35

POPAD, 35

PUSH, 34

PUSHA, 35

PUSHAD, 35

RCL, 45

RCR, 44

RET, 49

RETF, 49

RETN, 49

ROL, 44

ROR, 44

SAL, 44

SAR, 43

SBB, 38

SETxx, 46

SHL, 43

SHLD, 44

SHR, 43

SHRD, 44

SUB, 38

TEST, 42

XADD, 38

XCHG, 34

XLAT, 37

XLATB, 37

XOR, 42

Комментарий, 29

Коммуникатор, 100

Коммутатор, 78

Коммутация каналов, 78, 81

пакетов, 78, 81

с промежуточным хранением, 78

Компиляция, 130

Константа, 27

вещественная, 27

десятичная, 27

кодированная шестнадцатеричная, 27

символьная, 28

строковая, 28

целочисленная, 27

Коэффициент ускорения, 81

Кэш-память с отслеживанием, 87

Л

Линейное адресное пространство, 22

М

Маршрутизация адаптивная, 80

от источника, 80

распределённая, 80

статическая, 80

Матричный индикатор активный, 122

пассивный, 122

Метка, 29

Микропрограмма, 10

Мнемоника команды, 29

Многопоточная обработка, 82

Модель памяти линейная, 22

Модель согласованности, 83

Модуль операций с плавающей запятой, 25

Н

Неблокирующая операция записи, 82

П

Параллелизм на уровне крупных структурных единиц, 69

Параллелизм на уровне мелких структурных единиц, 69

Переполнение, 17, 19

Позиционная система счисления, 15

Потеря значимости, 18

Предсказание ветвления статическое, 61

Пробный пакет, 81

Пропускная способность бисекционная, 78

процессора, 59

суммарная, 77

элемента, 81

Протокол когерентности кэширования с обратной записью, 89

MESI, 89

сквозное кэширование, 88

с заполнением по записи, 89

с обновлением, 88

с удалением, 88

Р

Расширяемость системы, 82

Регистр, 11

общего назначения, 23

сегментный, 24

состояния процессора, 25

указателя команд, 24

флагов, 25

Режим работы защищённый, 20, 22

реальной адресации, 20, 21

управления системой, 21

эмуляции процессора 8086, 21

С

Связывание неявное, 132

явное, 132

Сегмент, 21, 53

данных, 24, 53

кода, 24, 53

стека, 24, 53

Сегментация памяти, 21

Селектор, 22

Сеть неблокируемая, 90

Система многопроцессорная симметричная, 83

Система с параллельной обработкой данных с косвенной связью, 69

с непосредственной связью, 69

с общей памятью с доступом только к кэш-памяти, 72

с неоднородным доступом к памяти, 72

с однородным доступом к памяти, 72

с раздельной памятью кластеры рабочих станций, 73

с массовым параллелизмом, 73

сети рабочих станций, 73

с тесной связью, 69

со слабой связью, 69

Степень детализации, 69

Страница, 23

Страничный сканер, 91

Суперскалярная архитектура, 60

Т

Таблица дескрипторов глобальная, 22

локальная, 22

Таблица символов, 19

Топология сети, 76

Тракт данных, 10

Транслятор, 8

Трансляция, 8

У

Указатель стека расширенный, 24

Уровень, 9

Ф

Флаг, 25

знака, 25

нуля, 25

переноса, 25

переполнения, 25

служебного переноса, 25

состояния, 25

управляющий, 25

чётности, 25

Ц

Центральный процессор, 11

Ч

Число с плавающей точкой, 17

ненормализованное, 18

нормализованное, 17

Содержание

План занятий. 1

Список сокращений. 2

Раздел 1. 3

1. Введение. 4

1.1.       Аналоговые, цифровые и гибридные вычислительные машины   4

1.2.       История развития ЦВМ. Архитектура фон Неймана. 5

1.3.       Многоуровневая организация вычислительных систем.. 7

1.3.1. Общие принципы.. 7

1.3.2. Современные многоуровневые системы.. 9

1.4.       Общие сведения о процессорах. 11

1.4.1. Структура процессора и его место в ЭЦВМ.. 11

1.4.2. Выполнение команд. 11

1.4.3. Процессоры с интерпретацией команд. 12

1.4.4. RISC и CISC.. 13

2. Позиционные системы счисления. 15

2.1.       Определения. 15

2.2.       Арифметика. 15

2.3.       Перевод чисел из одной системы счисления в другую.. 15

3. Представление данных в ЭВМ.. 16

3.1.       Целые неотрицательные числа. 16

3.2.       Целые отрицательные числа. 16

3.3.       Числа с плавающей точкой. 17

3.4.       Символы.. 19

3.5.       Двоично-десятичное представление. 19

4. Процессоры семейства IA-32. 20

4.1.       Режимы работы процессоров и адресация памяти. 20

4.1.1. Общие сведения. 20

4.1.2. Режим реальной адресации. 21

4.1.3. Защищённый режим.. 22

4.1.4. Страничная организация памяти. 23

4.2.       Регистры процессора. 23

4.2.1. Программные регистры.. 23

4.2.2. Регистры модуля операций с плавающей запятой. 25

4.2.3. Другие регистры.. 25

5. Основные элементы языка ассемблера. 26

5.1.       Константы.. 26

5.1.1. Целочисленные константы.. 26

5.1.2. Вещественные константы.. 26

5.1.3. Символьные константы.. 27

5.1.4. Строковые константы.. 27

5.2.       Выражения. 27

5.3.       Идентификаторы.. 27

5.4.       Операторы.. 28

5.4.1. Команды.. 28

5.4.2. Директивы.. 28

6. Способы адресации. 29

6.1.       Непосредственная адресация. 29

6.2.       Регистровая адресация. 29

6.3.       Прямая адресация. 29