Современное состояние и перспективы развития МП техники. Ведущие фирмы-производители МП комплектов. Отечественные и зарубежные микропроцессорные комплексы. Состав и основные характеристики МПК серии К580. Программная модель КР580ИК80, его режимы функционирования, страница 15

EH — Enter Hunt Mode (установка поиска байтов синхронизации)

IR —  Internal Reset (сброс только ВВ51)

~RST — Request To Send(при взаимодействии с модемом)

ER —  Error Reset(сброс флагов ошибок)

SBRK — Send Break Character(прекратить передачу;разрыв линии)

RxEN — Receive Enable(разрешить прием)

~DTR —  Data Terminal Ready(при взаимодействии с модемом)

TxEN — Transmit Enable(разрешить передачу)

Слово состояния

D7	D6	D5	D4	D3	D2	D1	D0
~DSR	SYNDET	FE	OE	PE	TxE	RxRDY	TxRDY

~DSR —  Data Set Ready (для модема)

SynDet — состояние выхода SynDet

FE — Framming Error(ошибка кадра,не обнаружены стоповые биты)

OE — Overrun Error(ошибка наложения, т.е.переполнение)

PE — Parity Error(ошибка паритета)

TxE — Transmitter Empty(сдвиговый RG передатчика пуст)

RxRDY — Receive Ready(готовность приемника)

TxRDY —  Transmit Ready(готовность передатчика)

Ошибка наложения —  из-за недостаточного быстродействия предыдущий байт ещё не принят,

а уже пришёл следующий.Следовательно один из них будет потерян.

Ошибка кадра — не обнаружены стоповые биты(т.е. там где должны быть стоповые биты не

единичный потенциал)

 Выход   TxRDY=SW.TxRDY &  CI.Txen  &  CTS

Программирование ВВ51

Сброс:	Организация передачи:
MVI A,40h	L1:  IN port c
OUT Port C	RRC
RET	JNC L1
Задание асинхронного режима работы:	LDAX next //Загрузить след. передаваемый байт
MVI A,CEh  // Два стоп-бита , паритета нет , к-т деления 16	OUT port d
OUT Port C	RET
RET	Организация приема:
Задание синхронного режима работы:	L1:  IN port c
MVI A,BCh	RRC
OUT Port C	RRC
MVI A,7Eh	JNC L1
OUT Port C	IN port d
RET	STAX next1 // Принять след. передаваемый байт
	RET

34 Сравнительная оценка функциональных возможностей программируемых контроллеров прерываний КР580ВН59,КР1810ВН59А . Структура, программные модели, порядок программирования.

В адресном пространстве ВН59 занимает 2 физических адреса

Имя Вывода	Тип вывода	Примечание
D7-D0	i/o	8-разрядная двунаправленная шина данных
#CS	i	выбор кристалла, инверсный вход
A0(C/#D)	i	Control/#Data (по нечетному адресу Control, по четному  - Data)
#RD	i	разрешение чтения
#WR	i	разрешение записи
#INTA	i	Подтверждение прерывания
SP/#EN	i	Slave Program Input
INR7-INR0	i	Входы запросов прерываний
INTR	o	Выход сформированного запроса (сигнал для процессора)
CAS2-CAS0	i/o	Выводы для каскадирования

ВН59 работает в системах с процессором 80/85.ВН59А работает также в системах с 80/88. ВН59 требует 4 команды инициализации, ВН59А - 3 команды инициализации.  Можно каскадировать до 8-и контроллеров (т.е. получать до 64-х линий INR).

Сигнал SP: SP=1 - ведущий контроллер, SP=0 - ведомый контроллер. CAS2-CAS0 предназначены для идентификации, к какому входу ведущего какой ведомый подключен. Для ВН59 SP должен задаваться аппаратно (жестко). Для ВН59А это программируется, т.е. можно программно реконфигурировать систему контроллеров и динамически изменять приоритеты.

Структурная схема ВН59