Электротехника \ Схемотехника

Разработка прототипа ядра МикроЭВМ (Функциональный состав и емкость основной памяти: SRAM – 2M, FLASH-FILE – 512K, разрядность памяти – 32 бита), страница 7

В качестве схемы начальной установки используется микросхема MC34064, фирмы Motorola. Микросхема MC34064 это специализированный для микропроцессорных систем контроллер предустановки, применяемый для выработки асинхронного сигнала #RESET.

Производитель не рекомендует делать время начальной установки схемы менее 500нс. Исходя из этого и применив формулу расчета длительности сигнала #RESET, находим значение емкости СDLY и резистора R.

R = R2 = 50 Ом,    СDLY = C3 = 1,5 мкФ. При этих значениях емкости и сопротивления, длительности сигнала #RESET составит 622 нс.

Начальная установка ЭВМ выполняется для:

·  Первоначального сброса синхрогенератора

·  Запуска подпрограммы инициализации (каждый раз при включении питания секвенсор МК должен выбирать одну и ту же последовательность МК, которые инициализируют систему).

В приложениях 1-5 представлены временные диаграммы функционирования ядра микроЭВМ .

Таблица 8.1 Пояснения к временным диаграммам

Параметр

Описание

Значение (max), нс

Tsel

Задержка формирования сигналов управления памяти

8

Tbf

Задержка буферизации  сигналов адреса

5.5

Taa

Задержка данных на выходе Flash памяти относительно сигнала CE#

90

Ttr

Время задержки пропуска данных трансивером

4.6

T*aa

 

Время выборки адреса ( для SRAM памяти)

20

Tohz

Время длительности данных после смены сигнала #CE на высокий уровень ( для SRAM памяти)

10

Tdf

Время длительности данных после смены сигнала #CE на высокий уровень ( для Flash памяти)

25

Trg_dout

Время задержки прохождения данных в регистре микрокоманд и регистре Dout

3.7

Ty

Время задержки прохождения адреса в RGA (с учетом условной синхронизации).

3.7+5

В приложении 5 условно показана схема функционирования ядра при выполнении операции «регистр-регистр». На диаграмме показан лишь принцип и условно обозначены задержки распространения сигналов.  

9.  Блок схемы алгоритмов выполнения машинных команд

Ниже представлены блок-схемы выполнения команд типа «регистр-регистр» и «память-регистр». Каждый новый элемент схемы означает новый такт синхросигнала.

Сквозная передача операндов через регистровый файл. Выполнение над двумя операндами операции в АЛУ. Запись данных в РОН.

 
 


Рис. 9.1. Блок-схема операции память-регистр

Запись новой команды в регистр команд. Выдача кода операции на ПНА. (см. рис. 6.1). Получение секвенсором МК стартового адреса в новой команде. Выработка адреса первой МК новой команды. Выдача адреса на МПП. (см. рис. 6.1). Извлечение новой МК по поступившему адресу.   Запись новой МК в регистр МК.

 
 


Рис. 9.2 Блок схема операции «регистр- регистр»

10. Заключение:

При выполнении курсового проекта были освоены элементы методологии проектирования аппаратных средств вычислительной техники. Был приобретен практический опыт разработки функциональных устройств и узлов, выполнения схемотехнических расчетов и оформления схемной документации. Были закреплены и углублены знания о современной элементной базе. При разработке были использованы знания, полученные в курсе «Схемотехника».  

11. Список используемой литературы и документации

1.  Схемотехника. Руководство к курсовой работе/Соболев В.И.  – Новосибирск: НГТУ, 1997.

2.  Дж. Мик, Дж. Брик. Проектирование микропроцессорных устройств с разрядно-модульной организацией: в 2 кн./ пер. с англ. -М.: Мир, 1984.

3.  Документация фирмы IDT  (www.idt.com )

4.  Документация фирмы Texas Instruments (www.ti.com )

5.  Документация фирмы Cypress (www.cypress.com )

6.  Документация фирмы AMD ( www.amd.com)

Скачать файл