Разработка прототипа ядра МикроЭВМ (Функциональный состав и емкость основной памяти: SRAM – 2M, FLASH-FILE – 512K, разрядность памяти – 32 бита), страница 2

2.1.2   Команда типа регистр-память.

 

|0                  7|8               13|14              19|20           25                30

32-х разрядный адрес памяти

 

0                                                                                                     31

Команда предназначена для помещения в ОЗУ результата операции над двумя регистрами. Первый операнд находится во внутреннем регистре МПС, указанном в поле RG1. Второй операнд адресует либо регистр МПС. Результат помещается в ОЗУ. Команда является 32-битной, последние два бита не используется и оставлен как запас.

2.1.3 Команда типа память-регистр.

 

|0                  7|8               13|14              19|20           25                 30

32-х разрядный адрес памяти

 

0                                                                                            31

Команда предназначена для выполнения операции над данными из   ОЗУ и одного из регистров  и помещения их в другой регистр. Первый операнд используется для определения регистра приемника результата, второй операнд находится в регистре, указанном в поле RG2. Кроме того, второе слово может использоваться и как число. Команда является 32-битной, последние два бита не используется и оставлен как запас.

2.1.4  Команда типа «ветвление»

 

0             7                                                                 31

	Смещение

 

0                                                                               31

Данная команда является безадресной. Смещение – это относительный адрес перехода.

3. Форматы данных

Данные имеют формат 32 бит и хранятся в памяти в виде 32 разрядных слов, при считывании из памяти и записи в память действия производятся над 32-х разрядным словом.

Диапазоны чисел:

·  беззнаковое целое (32 бит)       0..2³²-1

·  целое со знаком (32 бит)         -2¹⁶..2¹⁶-1

Помимо этого предусмотрена возможность обработки битовых полей переменной ширины. 

4. Компоновка структуры операционного блока.

Операционный блок (здесь и далее ОБ) состоит из МПС AM29332, которая имеет встроенный статусный регистр, встроенный 64-разрядный групповой сдвигатель с возможностью сдвига вправо, влево и циклического  сдвига на заданное число разрядов в одном цикле. МПС оснащёна встроенными схемными средствами выполнения многотактных операций (умножения - по модифицированному алгоритму Бута и деления по алгоритму без восстановления остатка). Имеются развитые встроенные средства контроля ошибок, а также блок Q-регистра, объединяющий в себе Q-сдвигатель и Q-регистр. Помимо МПС в структуру ОБ входят: регистровый файл АМ29334, имеющий два порта ввода и два порта вывода информации, регистры входных и выходных данных (RG D_IN  RG D_OUT), регистр адреса (RG А), мультиплексоры выборки адреса РОН (из РГ МК или РГ К – MUX1, MUX2). Поле Р0…Р5 также используется для задания параметра сдвига групповому сдвигателю. В качестве регистров ввода и вывода, а также регистра адреса использовались регистры, имеющие вход разрешения вывода. Это позволяет избежать конфликтов на магистрали. Ниже на рис.4.1 приведена функциональная схема ОБ.  Функционирование операционного блока  определяется битами микрокоманды. Первые девять битов МК задают выполняемую функцию АЛУ. Также используются другие биты МК (см. таблицу 7.1) для определения дополнительных параметров (ширина битового поля и т.п.) и управления регистрами и мультиплексорами.  Организованная структура ОБ делает РОН как микропрограммно, так и программно доступными.   

Дополнительно использовалась следующая элементная база: