Разработка прототипа ядра микроЭВМ (процессорный модуль – Am29C116(аналог К1804ВМ1)), страница 5

ТЗ D->Y SEL

T3 CC->Y

TДОСТ МПП

TSU РгМК

Итого

8

21

20

1.5

50.5

3)  Выполнение перехода по адресу из ПНА (начало новой команды): задержка распространения ПНА à задержка от D до Y секвенсора à время доступа МПП à время предустановки регистра микрокоманд.

Табл.5

ТЗ ПНА

ТЗ D->Y

TДОСТ МПП

TSU РгМК

18

14

20

1.5

53.5

12. Формат микрокоманды

  Формат микрокоманды представлен в таблице 7.

Табл. 7

Номера полей

Число бит

Наименование

Описание

1

16

I0 – I15

Инструкция К1804ВМ1. Определяет выполняемую операцию, источники операндов, приемники результата. При выполнении двухтактных инструкций на втором такте может быть применен для ввода данных.

2

1

SRE#, IEN#

Вход разрешения записи в регистр состояния(SRG), вход разрешения инструкции

3

1

DLE

Вход разрешения регистра данных

4

1

OEY#

Вход разрешения вывода данных

5

4

T0 – T3

Выбор кода условия

6

1

OE#(RGDin)

Бит разрешения вывода на шину LDB

7

1

OE#(RGDout)

Бит разрешения вывода на шину LDB

8

1

OE#(Р/П)

Бит разрешения вывода  на шину AB

9

1

ENA#,ENB#

Бит разрешения загрузки входных данных RGA и RGB, при 1 запись в RGB, а при 0 в RGA

10

1

RND, ENR#

Бит управления режимом пропускания произведения в порт вывода в обход регистров результата(RESULT), и задания режима округления, активный Н – уровень  RND=1

11

1

MSPSEL#

Бит управления селекторным входом для выбора данных, выводимых через порт R. MSPSEL=H вывод в порт R старшей части (результата произведения) из регистра старшей части произведения, а MSPSEL=L – младшей части слова из регистра младшей части произведения

12

1

OEM#, OEL#

При подачи 1 – вывод в младший разряд,  а при 0 – вывод в старший

13

1

TCA

Бит знака операндов произведения (активный H-уровень)

14

1

TCB

Бит знака операндов произведения (активный H-уровень)

15

1

SEL

Сигнал управления выбором источника для мультиплексора RMUX(при SEL=0 в качестве адреса регистров в РЗУ прцессора выбираются биты микрокоманды, при SEL=1-выбираются биты микрокоманды).

16

2

FLSEL

Выбор флага для условного перехода

17

1

FLINV

Управление полярностью флага, акт=Н

18

1

FLEN

Разрешение использования флагов, акт=Н

19

1

OEMKA

Разрешение вывода из РгМК на адресные входы АЛУ, акт=L

20

4

SEQI0 – SEQI3

Инструкция секвенсора

21

12

ADDR

Адрес перехода в МПП

22

1

R/W

Чтение/запись в SRAM

23

1

МЕМOE

Разрешение вывода из памяти, акт=L

13. Расчет длительности цикла ядра микроЭВМ

Для трех рассмотренных блоков были найдены следующие максимальные длительности циклов: ОБ – 120,1 нс, МУУ – 75,5 нс.

Выбираю длительность цикла ядра примерно 200 нс, состоящую из двух частей по 100 нс, так как нет специальных требований к форме синхросигнала (см. рис.3).