Разработка прототипа ядра микроЭВМ (процессорный модуль – Am29C116(аналог К1804ВМ1)), страница 4

       Содержимое SRG поступает на формирователь кода условия, с выхода которого требуемое условие проходит на выход СТ и, далее, на вход условия секвенсора. Управление выбором требуемого кода условия осуществляется через шину Т, что позволяет одновременно с выполнением операций в АЛУ осуществлять проверку условия.

7.  Расчет минимальной длительности цикла ОБ

Отсутствие в справочной литературе задержек для АЛУ от конкретных входов до конкретных выходов позволяет рассчитать длительность цикла ОБ только с большой долей условности - известна только максимальная длительность выполнения инструкции АЛУ –Am29C116, составляющее 60 нс.

            Задержка распространения RGDin à максимальная задержка ЦПЭ àзадержка на MPLàзадержка распространения RGDout, временные значения задержек можно увидеть в таблице 2.

Табл. 2

TRGDin	T ЦПЕ	TMPL	TRGDout	Итого
15.5 нс	60 нс	30 нс	15.5 нс	120.1 нс

Таким образом, минимальная длительность цикла ОБ равна 120.1 нс.

8. Особенности структуры МУУ

В качестве внутренней структуры МУУ был взят конвейер 1-го порядка, поскольку даже в этом случае скорости его работы достаточно, а схема получается проще.

В качестве секвенсора  микрокоманд была выбрана зарубежная микросхема Am29C10; преобразователь начального адреса выполнен на микросхемах CY7C225A-18 с организацией 512х8 бит и регистровыми выходами, микропрограммная память ­– на микросхемах CY7C266-20 с организацией 8Kx8 бит. Поскольку и ПНА, и МПП получились размером в два раза больше, чем может адресовать КОП и секвенсор, то есть возможность записать в них два набора микропрограмм и использовать старшие биты адресных входов для переключения между ними.

При выборе новой команды из памяти, эта команда приходит на ПНА (8 бит кода операции) и РгК (8 бит, которые могут быть, например, номерами регистров). На выходах ПНА образуется 16-битовый адрес, 12 значащих бит которого идут на вход секвенсора. Секвенсор адресует МПП, организованную, как 4Кх72 бит. На входах МПП появляются биты микрокоманды, которые записываются в разные части РгМК.

Собственно, в РгМК можно выделить 3 части:

1)  12 бит адреса перехода в микропрограмме; эта часть имеет свой отдельный вход ОЕ, управляемый из секвенсора.

2)  12 бит – 2 номера регистра, подаваемые на адресные входы МПС; вывод из этой части управляется из микрокоманды.

3)  48 бит – все остальные биты МК, их вывод всегда разрешен.

Для сброса и первоначального запуска системы используется линия SYNRST, которая управляет мультиплексором на шине команд секвенсора. При переводе всех линий шины в низкоуровневое состояние (активизации команды JZ) секвенсор выбирает нулевой адрес МПП, по которому находится процедура инициализации системы.

На тестовый вход СС подается один из четырех флагов МПС, выбираемый секвенсором. Управление полярностью этого флага позволяет получить в два раза больше команд условного перехода без больших затрат.

9. Расчет минимальной длительности цикла МУУ

При рассмотрении структурной схемы ОБ можно выделить следующие критические пути прохождения сигнала:

1)  Выполнение операции управления (I=8, 9, 15): задержка распространения от входа Т до выхода Y секвенсора à время доступа МПП à время предустановки регистра микрокоманд.

Табл.3

TЗ. Т->Y	TДОСТ МПП	TSU РгМК	Итого
54	20	1.5	75.5

2)  Выполнение операций условного перехода: задержка от входа данных до выхода селектора флагов à задержка от CC до выхода секвенсора à время доступа МПП à время предустановки регистра микрокоманд.

Табл.4