Разработка микропроцессорной системы на базе микропроцессора I-8088, содержащей: RAM – 4 кб; ROM –2 кб; периферия – I-8255, I-8279, страница 2

CLK вход:

Вывод CLK (clock) предназначен для подачи на микропроцессор основного сигнала синхронизации. Для обеспечения соответствующей внутренней синхронизации сигнал должен иметь коэффициент заполнения 33%, при котором сигнал имеет высокий уровень в течение одной трети периода синхронизации, а низкий уровень в течение двух третьих периода.

Vcc вход:

Ha этот вывод от источника постоянного тока подается питание на микропроцессор напряжением +5,0 В ±10%.

GND вход:

Вывод GND (ground) предназначен для подачи на микропроцессор общего провода питания ("Земля") от источника постоянного тока. Нужно иметь ввиду, что микропроцессор содержит два вывода GND, которые оба должны быть подключены к источнику питания.

MN/~MX вход:

Вывод предназначен для выбора минимального или максимального режима работы микропроцессора. При выборе минимального режима работы вывод MN/MX подсоединяется напрямую к +5,0 В источника постоянного тока.

Выводы для минимального режима работы:

IO/~M выход:

Вывод выбирает память или порты ввода-вывода. Этот вывод показывает, что на адресной шине микропроцессора выставлен адрес или ячейки памяти, или порта ввода-вывода. Данный вывод находится в состоя­нии высокого импеданса в случае подтверждения фиксации выставленного адреса.

~WR выход:

Сигнал записи представляет собой строб-импульс, который указывает на то, что микропроцессор выводит данные в память или на устройство ввода-вывода. В то время когда сигнал ~WR активен (имеет низкий уровень), шина данных содержит достоверные данные для памяти или ввода-вывода. Этот вывод переходит в состояние с высоким импедансом при подтверждении фиксации данных.

~INTA выход:

Выходной сигнал подтверждения прерывания ~INTA (interrupt acknowledge) на одноименном выводе является ответным сигналом на входной сигнал запроса прерывания INTR. Сигнал ~INTA используется, обычно, для стробирования кода вектора прерывания на шине данных в ответ на запрос о прерывании.

ALE выход:

Выходной стробирующий сигнал разрешения адресной защелки ALE (address latch enable) показывает, что мультиплексированная шина адреса/данных содержит адресную информацию. Этот адрес может быть адресом памяти или порта ввода-вывода. Следует отметить, что вывод не переходит в третье состояние во время подтверждения фиксации адреса.

DT/~R выход:

Сигнал передачи/приема данных на одноименном выводе DT/~R (data transmit/receive) показывает, что микропроцессор с помощью шины данных производит передачу (DT/~R = 1) или прием (DT/~R = 0) данных. Этот сигнал используется для управления работой буферных устройств внешней шины данных.

~DEN выход:

Cигнал разрешения шины данных ~DEN (data bus enable) на одноименном выводе разрешает работу буферных устройств внешней шины данных.

HOLD вход:

Входной сигнал запроса на захват управления локальной шиной системы HOLD (захват), поступающий от внешнего устройства и требующий прямого доступа к памяти (DMA — Direct Memory Access). Если сигнал HOLD имеет высокий логический уровень, то микропроцессор прекращает выполнение программы и переводит шину адреса, данных и управления в состояние высокого импеданса. Если сигнал HOLD имеет низкий логический уровень, то микропроцессор нормально выполняет программу и является "хозяином" локальной шины.

HLDA выход:

Выходной сигнал подтверждения запроса на захват локальной шины (Hold acknowledge) указывает внешним устройствам на то, что микропроцессор перешел в режим предоставления управления шиной.

~SS0 выход:

Линия состояния ~SS0. Этот сигнал совместно с IO/~М и DT/~R служит для задания текущего цикла шины (табл. 1).

Таблица 1.

Задание состояния цикла шины.

IO/~М	DT/~R	~SS0	Функция
0	0	0	Подтверждение прерывания
0	0	1	Чтение из памяти
0	1	0	Запись в память
0	1	1	Останов
1	0	0	Операция выборки кода из памяти
1	0	1	Чтение из порта ввода-вывода
1	1	0	Запись в порт ввода-вывода
1	1	1	Пассивное состояние