Проектирование цифрового узла (дешифратор ИД7)

Курсовая работа

по дисциплине

«Моделирование»

1. Постановка задачи  3

2. Описание устройства  4

3. Проектирование в пакете DesignLab 8  5

         3.1. Проектирование с использованием схемы замещения. 5

         3.2. Проектирование с использованием макромодели. 12

4. Проектирование в пакете OrCAD 9.1  19

         4.1. Проектирование с использованием схемы замещения. 19

         4.2. Проектирование с использованием поведенческой модели. 23

6. Выводы   26

7. Список литературы   28

Данная работа преследует целью закрепление навыков проектирования цифровых узлов, полученных в ходе прослушивания курса лекций, лабораторных работ и выполнения РГР.

В ходе проектирования цифрового узла предполагается построение различных его моделей. С разработанном узле проводятся имитационные эксперименты, целью которых является подтверждение работоспособности узла и соответствие его временных задержек требуемым.

Необходимо спроектировать дешифратор ИД7.

Дешифратор, имеет три адресных входа A, три входа стробирования V, два из которых инверсные, и восемь инверсных выходов. Логический 0 на одном из выходов может появиться лишь при единственном разрешающем сочетании сигналов на входах стробирования - на инверсных входах должен быть логический 0, на прямом - логическая 1. При всех других сочетаниях сигналов на входах V на всех выходах микросхемы - логическая 1. Сигнал логический 0 при разрешающем сочетании на входах появится на том выходе дешифратора, номер которого соответствует десятичному эквиваленту кода, поданному на адресные входы.

Таблица 1. Логическая таблица режимов работы

Таблица 2. Задержки распространения

Зарубежным аналогом дешифратора К555ИД7 является 74ls138. Поэтому задержки, приведенные выше были взяты из документации к аналогу, с сайта Texas Instruments.

3.1. Проектирование с использованием схемы замещения.

При реализации схемы замещения все элементы представлены в отечественных графических обозначениях по ЕСКД, в соответствие с требованиями к данной работе. Также надо отметить, что использовались реальные микросхемы. Схема замещения приведена на рис. 3.

Схема тестирования приведена на рис. 4.