Проектирование цифрового узла (дешифратор ИД7), страница 4

+       DELAY(-1,21NS,41NS)

+       )

+     }

+   Q2_O = {

+     CASE (

+       ADDRB & TRN_LH, DELAY(-1,19NS,27NS),

+       ADDRB & TRN_HL, DELAY(-1,19NS,39NS),

+       ADDR  & TRN_LH, DELAY(-1,19NS,20NS),

+       ADDR  & TRN_HL, DELAY(-1,19NS,41NS),

+       ABLE1 & TRN_LH, DELAY(-1,19NS,26NS),

+       ABLE1 & TRN_HL, DELAY(-1,18NS,38NS),

+       ABLE2 & TRN_LH, DELAY(-1,19NS,18NS),

+       ABLE2 & TRN_HL, DELAY(-1,19NS,32NS),

+       DELAY(-1,21NS,41NS)

+       )

+     }

+   Q3_O = {

+     CASE (

+       ADDRA & TRN_LH, DELAY(-1,09NS,27NS),

+       ADDRA & TRN_HL, DELAY(-1,10NS,39NS),

+       ADDRB & TRN_LH, DELAY(-1,19NS,27NS),

+       ADDRB & TRN_HL, DELAY(-1,19NS,39NS),

+       ADDR  & TRN_LH, DELAY(-1,19NS,20NS),

+       ADDR  & TRN_HL, DELAY(-1,19NS,41NS),

+       ABLE1 & TRN_LH, DELAY(-1,19NS,26NS),

+       ABLE1 & TRN_HL, DELAY(-1,18NS,38NS),

+       ABLE2 & TRN_LH, DELAY(-1,12NS,18NS),

+       ABLE2 & TRN_HL, DELAY(-1,20NS,32NS),

+       DELAY(-1,21NS,41NS)

+       )

+     }

+   Q4_O = {

+     CASE (

+       ADDRC & TRN_LH, DELAY(-1,19NS,27NS),

+       ADDRC & TRN_HL, DELAY(-1,19NS,39NS),

+       ADDR  & TRN_LH, DELAY(-1,19NS,20NS),

+       ADDR  & TRN_HL, DELAY(-1,19NS,41NS),

+       ABLE1 & TRN_LH, DELAY(-1,19NS,26NS),

+       ABLE1 & TRN_HL, DELAY(-1,18NS,38NS),

+       ABLE2 & TRN_LH, DELAY(-1,12NS,18NS),

+       ABLE2 & TRN_HL, DELAY(-1,20NS,32NS),

+       DELAY(-1,21NS,41NS)

+       )

+     }

+   Q5_O = {

+     CASE (

+       ADDRA & TRN_LH, DELAY(-1,09NS,27NS),

+       ADDRA & TRN_HL, DELAY(-1,10NS,39NS),

+       ADDRC & TRN_LH, DELAY(-1,19NS,27NS),

+       ADDRC & TRN_HL, DELAY(-1,19NS,39NS),

+       ADDR  & TRN_LH, DELAY(-1,19NS,20NS),

+       ADDR  & TRN_HL, DELAY(-1,19NS,41NS),

+       ABLE1 & TRN_LH, DELAY(-1,19NS,26NS),

+       ABLE1 & TRN_HL, DELAY(-1,18NS,38NS),

+       ABLE2 & TRN_LH, DELAY(-1,12NS,18NS),

+       ABLE2 & TRN_HL, DELAY(-1,20NS,32NS),

+       DELAY(-1,21NS,41NS)

+       )

+     }

+   Q6_O = {

+     CASE (

+       ADDRB & TRN_LH, DELAY(-1,19NS,27NS),

+       ADDRB & TRN_HL, DELAY(-1,19NS,39NS),

+       ADDRC & TRN_LH, DELAY(-1,19NS,27NS),

+       ADDRC & TRN_HL, DELAY(-1,19NS,39NS),

+       ADDR  & TRN_LH, DELAY(-1,19NS,20NS),

+       ADDR  & TRN_HL, DELAY(-1,19NS,41NS),

+       ABLE1 & TRN_LH, DELAY(-1,19NS,26NS),

+       ABLE1 & TRN_HL, DELAY(-1,18NS,38NS),

+       ABLE2 & TRN_LH, DELAY(-1,12NS,18NS),

+       ABLE2 & TRN_HL, DELAY(-1,20NS,32NS),

+       DELAY(-1,21NS,41NS)

+       )

+     }

+   Q7_O = {

+     CASE (

+       ADDR  & TRN_LH, DELAY(-1,09NS,27NS),

+       ADDR  & TRN_HL, DELAY(-1,10NS,39NS),

+       ABLE1 & TRN_LH, DELAY(-1,19NS,26NS),

+       ABLE1 & TRN_HL, DELAY(-1,18NS,38NS),

+       ABLE2 & TRN_LH, DELAY(-1,12NS,18NS),

+       ABLE2 & TRN_HL, DELAY(-1,20NS,32NS),

+       DELAY(-1,21NS,41NS)

+       )

+     }

+ WIDTH:

+   NODE = A0

+   MIN_LO = 50NS

+   MIN_HI = 50NS

+

+ WIDTH:

+   NODE = A1

+   MIN_LO = 50NS

+   MIN_HI = 50NS

+

+ WIDTH:

+   NODE = A2

+   MIN_LO = 50NS

+   MIN_HI = 50NS

+

+ WIDTH:

+   NODE = V1

+   MIN_LO = 50NS

+   MIN_HI = 50NS

+

+ WIDTH:

+   NODE = V2BAR

+   MIN_LO = 50NS

+   MIN_HI = 50NS

+

+ WIDTH:

+   NODE = V3BAR

+   MIN_LO = 50NS

+   MIN_HI = 50NS

*

.ENDS

Для демонстрации контроля временных соотношений в данную модель вводится контроль минимального времени удержания сигнала на адресных входах и входах стробирования.

Далее приведены результаты тестирования (рис. 12-18) полученного элемента, из которых видно, что задержки идентичны задержкам элемента построенного на основе схемы замещения.