Формат команди залежить від типу операції і може бути одно- дво- або трьохбайтовим. Байти двох і трьохбайтових команд повинні зберігатися в елементах пам'яті, ідучи одна за одною. Адреси першого байта завжди є адресою коду операції.
Формат команд мікропроцесора:
Однобайтова команда |
|||||||||
адреса комірки пам'яті |
D7 |
D6 |
D5 |
D4 |
D3 |
D2 |
D1 |
D0 |
Код операції |
Двобайтова команда |
||||||||||
адреса комірки пам'яті |
D7 |
D6 |
D5 |
D4 |
D3 |
D2 |
D1 |
D0 |
Код операції |
|
адреса комірки пам'яті |
D7 |
D6 |
D5 |
D4 |
D3 |
D2 |
D1 |
D0 |
дані або адреса |
|
Трибайтова команда |
||||||||||
адреса комірки пам'яті |
D7 |
D6 |
D5 |
D4 |
D3 |
D2 |
D1 |
D0 |
Код операції |
|
адреса комірки пам'яті |
D7 |
D6 |
D5 |
D4 |
D3 |
D2 |
D1 |
D0 |
дані або адреса |
|
адреса комірки пам'яті |
D7 |
D6 |
D5 |
D4 |
D3 |
D2 |
D1 |
D0 |
||
Операнди команд можуть зберігатися в програмно доступних регістрах мікропроцесора або пам'яті. Для вказівки операнда в регістрі використовується регістрова неявна адресація, для вказівки операнда в пам'яті – безпосередня, пряма, непряма регістрова і стекова адресація.
Регістр ознак мікропроцесора використовується для зберігання п’яти бітів ознак, які виробляються в результаті виконання деяких операцій:
l S – біт знаку рівний 1, якщо старший значущий розряд результату операції рівний 1 (тобто результат операції – негативне число);
l Z – біт нуля рівний 1, якщо результат операції рівний нулю;
l AC – біт допоміжного перенесення рівний 1, якщо при виконанні операції було перенесення з третього розряду суматора в четвертий;
l C – біт перенесення рівний 1, якщо при виконанні операції було перенесення з сьомого розряду сумматора або позика в сьомий розряд сумматора;
l P – біт парності рівний 1, якщо число одиниць результату операції парне.
Розподіл розрядів в регістрі ознак:
D7 |
D6 |
D5 |
D4 |
D3 |
D2 |
D1 |
D0 |
S |
Z |
0 |
AC |
0 |
P |
1 |
C |
Мікросхема КР580ВВ55А - програмований пристрій вводу/виводу паралельної інформації, застосовується в якості елемента введення/виведення загального призначення, що сполучає різні типи периферійних пристроїв з магістраллю даних систем обробки інформації.
Умовне графічне позначення мікросхеми приведено на рисунку 2.4, призначення виводів — в таблиці 2.5, структурна схема показана на рисунку 2.6.
Рисунок 2.4. - Умовне графічне позначення мікросхеми КР580ВВ55А
Обмін інформацією між магістраллю даних систем і мікросхемою КР58ОВВ55А здійснюється через 8-розрядний двонаправлений трьохстабільний канал даних (D). Для зв'язку з периферійними пристроями використовуються 24 лінії введення/виведення, згрупованих в три 8-разрядих канали ВА, ВВ, BC, напрям передачі інформації і режими роботи яких визначаються програмним методом.
Мікросхема може функціонувати в трьох основних режимах. В режимі 0 забезпечується можливість синхронної програмно-керованої передачі даних через два незалежних 8-розрядних канали ВА і ВВ і два 4-розрядні канали BC.
Уважаемый посетитель!
Чтобы распечатать файл, скачайте его (в формате Word).
Ссылка на скачивание - внизу страницы.