Теоретичні та практичні відомості з питань розробки систем керування на базі сучасних мікропроцесорних систем, страница 5

Сигнал RDY може бути використаний для узгодження роботи мікропроцесора з роботою повільно діючих пристроїв, якщо тривалість їх циклу звертання складає більше одного періоду тактової частоти, а також для організації покрокового (по циклах) виконання команди або покомандного виконання програми.

При подачі на вхід HLD сигналу високого рівня мікропроцесор переходить в стан «захоплення» і підтверджує перехід в цей стан формуванням сигналу високого рівня на виході HLDA.

Буферні схеми каналу адреси і даних мікропроцесора перемикаються у високоомний стан, а управляючі сигнали виходів в стан низького рівня (за винятком сигналів (–TR) і HLDA).

Мікропроцесор переходить в стан «захоплення» в такті Т3, якщо виконується цикл читання і на вході RDY сигнал високого рівня, і в такті, наступним за Т3, якщо виконується цикл запису. Сигнали HLD і HLDA дозволяють організувати режим прямого доступу до пам'яті для будь-якого зовнішнього пристрою, формуючого сигналу HLD.

При виконанні команди HLT мікропроцесор переходить в стан «зупинки» і переводить буферні схеми каналу адреси і даних у високоомний стан. Із стану «зупинки» мікропроцесор виходить при присутності сигналу високого рівня на одному з його входів:

l на вході SR – мікропроцесор починає працювати з такту Т1 циклу M1;

l на вході HLD – мікропроцесор переходить в стан «захоплення», а після переходу сигналу HLD на низький рівень повертається в стан «зупинки»;

l на вході INT – мікропроцесор переходить до виконання циклу переривання при зупинці з такту Т1, якщо команда HLT передувала команда E1 «дозвіл на переривання», інакше залишається в змозі «зупинка».

Сигнал високого рівня на виході INT дозволяє перервати виконання поточної програми і переводить мікропроцесор на виконання підпрограми обслуговування пристрою, який видав запит переривання.

Під час надходження сигналу INT мікропроцесор (після закінчення поточної команди) переходить з такту Т1 до виконання машинного циклу «Переривання» в тому випадку, якщо переривання було дозволено раніше командою E1.

При виконанні циклу «Переривання» в такті Т1 мікропроцесор видає по шині даних сигнал стану «Підтвердження переривання», який використовується для дозволу видачі із зовнішнього контролера переривання (КР580BH59) на канал даних системи команди і адреси переходу на підпрограму переривання. Після закінчення підпрограми переривання здійснюють повернення до перерваної програми.

Сигнал високого рівня на вході SR (тривалість якого повинна бути не менше як три періоди тактової частоти) встановлює мікропроцесор в початковий стан: тригер дозволу переривання, тригер захоплення, регістр команд, регістр ознак і регістр адреси команди встановлюють в нульовий стан. Після закінчення дії сигналу SR мікропроцесор виробляє перше звертання за читанням команди до комірки пам'яті за адресою 000016.

Система команд мікропроцесора складається з 78 базових команд, які можна розділити на п'ять груп:

l команди передачі даних – використовуються для передачі даних з регістра в регістр, з пам'яті в регістр, з регістра в пам'ять;

l арифметичні команди – використовуються для складання, віднімання, інкремента або декремента вмістимого регістрів або комірки пам'яті;

l логічні команди: І, АБО виключаюче АБО, порівняння, зсуви;

l команди переходів – використовуються для умовних і безумовних переходів, виклику підпрограм і повернення з них;

l команди управління, введення/виведення і роботи із стеком, - використовуються для управління перериванням, регістром ознак, введення і виведення інформації.

В мікропроцесорі КР580ВМ80А прийнятий формат інформаційного слова, що представляє собою 8-розрядне двійкове слово (байт).

Формат інформаційного слова(даних):

Де D7 – старший розряд слова, D0 – молодший розряд. Негативні числа зберігаються в пам'яті в додатковому коді.