Слід зазначити, що послідовність сигналів (-INTA) на мікросхему не повинна подаватися і кожне нове обслуговування зовнішніх пристроїв, що запрошують переривання, здійснюється за ініціативою програми мікропроцесорної системи шляхом запису команди СКОЗа в мікросхему з подальшою подачею сигналу читання.
Прийом запитів, маскування і аналіз, їх по пріоритету виробляється так само, як і при перериванні за запитом, причому напруга високого рівня на входах IRQ7—ІRQO повинна утримуватися принаймні до приходу сигналу (-RD)=0 (після подачі команди СКОЗа), по якому здійснюється запис в регістр РОЗПР запиту з вищим рівнем пріоритету.
Як і при перериванні за запитом, після обслуговування даного запиту на мікросхему звичайно видається одна з команд CKO2, яка встановлює відповідний розряд РОЗПР в нульовий стан, а також, якщо це необхідно, встановлює вид завдання статусу пріоритету і дно пріоритетного кільця.
Мікросхема КР580ВК28, КР580ВК38 - системний контролер і буферний регістр даних, використовуються в мікропроцесорних системах на базі мікропроцесора КР580ВМ80А для формування управляючих сигналів і як буферний регістр даних.
Умовне графічне позначення мікросхем наведено на рисунку 2.9, структурна схема показана на рисунку 2.10, призначення виводів – в таблиці 2.11.
Рисунок 2.9. - Умовне графічне
позначення мікросхеми КР580ВК28
Мікросхема КР580ВК28 відрізняється тільки тривалістю формуючих управляючих сигналів: (-WR) і (-WR10).
Системний контролер формує управляючі сигнали по сигналах стану мікропроцесора при зверненні до ЗП: (-RD) і (-WR), при зверненні до ПВВ: (-RDІ0) і (-WRІ0), INTA, а також забезпечує прийом і передачу 8-розрядної інформації між каналом даних, мікропроцесора по виводах D7-D0 і системним каналом по виводах DB7-DB0.
Системний контролер складається із двонаправленої буферної схеми даних, регістра стану і дешифратора управляючих сигналів.
Восьмирозрядна паралельна трьохстабільна буферна схема даних приймає інформацію з каналу даних мікропроцесора по виводах D7-D0 і передає в регістр стану інформацію стану, на системний канал даних по виводах DB7-DB0 видає дані в циклі запису по сигналу (-TR). В циклі читання по сигналу RC буферна схема приймає дані з системного каналу по виводах DB7 і DB0 і передає по виводах D7-D0 на канал даних мікропроцесору.
Регістр стану по вхідному сигналу (-STB) фіксує інформацію стану мікропроцесора в такті Т1 кожного машинного циклу мікропроцесора.
Дешефратор управляючих сигналів формує один з управляючих сигналів в кожному машинному циклі: при читанні ЗП (-RD), при записуванні ЗП - (-WR), при читанні з УВВ - (-RDІ0), при записуванні в ПВВ - (-WRІ0), при підтвердженні запросу переривання – сигнал (-INTA).
Асинхронний сигнал (-BUSEN) управляє видачею даних з буферної схеми і управляючих сигналів з дешифратора: при напрузі низького рівня на вході (-BUSEN) буферна схема передає дані і формується один з управляючих сигналів; при напрузі високого рівня всі виходи мікросхеми переводяться в високоомний стан.
Напруга високого рівня на входе (-HLDA) перводить виходи (-RD), (-RD 10), (-INTA) в пасивний стан (напруга високого рівня) і блокує передачу інформації через буферну схему даних.
Рисунок. 2.10. - Структурна схема мікросхеми КР580ВК28
Управляючі сигнали (-WR) і (-WR10) формуються в циклі записування мікросхеми КР580ВК28 - по сигналу (-TR), в мікросхемі КР580ВК38 - по сигналу (-STB).
При роботі з мікропроцесором КР580ВМ80А системний контролер в циклі підтвердження запиту переривання формує три сигнала INTA для прийому трьох байтів команди CALL від контролера переривання КР580ВН59.
Уважаемый посетитель!
Чтобы распечатать файл, скачайте его (в формате Word).
Ссылка на скачивание - внизу страницы.