Малохвильовий перетворювач WAVELET, страница 5

В даній схемі використано восьмирозрядний мікропроцесор Intel 8085. Оскільки швидкодія даного процесора не досить висока, то для утворення вибірок доцільно використати прямий доступ до пам’яті. По команді МП OUT03 виставляється запит на ПДП до входу HOLD мікропроцесора. По закінченні чергового машинного циклу МП видає дозвід ПДП і відключає свої магістралі від шин, сигналом HLDA скидається лічильник D4 і виходи АЦП К1107ПВ4 (D1) через буфер D2 підключається до ША. Лічильник D4 рахує імпульси з виходу CLK МП, які надходять з частотою тактового генератора мікропроцесора. Ці ж імпульси є сигналом запису для ОЗП. Адреси комірок визначаються виходом лічильника, під’єднаним через буфер до ША. Як тільки в пам'ять буде записано всі 16 вибірок, знімається запит ПДП і МП починає обробку вибірок. Послідовно обраховуються коефіцієнти С1, С2, С3 і записуються у черги в ОЗУ, створене на мікросхемі D19 К537РУ10. По закінченні обробки всіх коефіцієнтів, МП видає у вихідний порт ознаку того, що всі коефіцієнти готові до передачі. Після цього знову йде запис наступних вибірок. На приймальній стороні по приході ознаки готовності виставляються запити на передачу коефіцієнтів С1, С2, С3. В залежності від протоколу обміну інформацією, будуть виставлятись запит прямо на входи RST МП. По проході запиту переривання МП зупиняє виконання основної програми і починає обробку відповідного запиту. В цьому випадку на вихідний порт виставляються необхідні дані і одночасно виставляється стан «дані готові». На приймальній стороні по появі цього стану дані зчитуються. Управління портом виводу здійснюється сигналами IO/M та WR. Основна програма знаходиться в ПЗП (D16). В ОЗУ записуються вибірки та коефіцієнти. Управління ОЗП та ПЗП ведеться сигналами RD та RW.

Для управління зовнішніми пристроями використано дешифратор адреси К555НД7. З його допомогою ведеться управління портом виводу, виставленням сигналу HOLD та стробу «дані готові».

Для букерування ША і ШД використано регістри та буфери серії КР580 відповідно.

Оскільки в даній схемі для зчитування вибірок використовується ПДП, то частота вибірок буде рівна тактовій частоті процесора. Максимальний амплітудний рівень вхідного сигналу визначається можливостями АЦП і складає 15В.

6. Розподіл пам’яті

ПЗП

ОЗП

7. Програма прямого перетворення