Разработка дискретного устройства (вид счётчика - суммирующий, базис реализации - И-НЕ, коэффициент счёта счётчика - 17), страница 8

 

Рисунок 27 - Заданный преобразователь кода (в компонентной базе).

2.7 Построение сумматора

Двоичными сумматорами называют дискретные устройства, выполняющие операцию сложения двух двоичных чисел. В зависимости от способа суммирования чисел бывают последовательные и параллельные сумматоры.

Большинство сумматоров строится на основе элементарных одноразрядных  полных сумматоров или полусумматоров.

Полный одноразрядный сумматор – сумматор выполняющий суммирование двух одноразрядных двоичных чисел с учётом флага переноса из предыдущего сумматора.

Одноразрядный полусумматор – сумматор выполняющий суммирование двух одноразрядных двоичных чисел без учёта флага переноса из предыдущего сумматора.

В принципе одноразрядный полный сумматор можно выполнить на двух полусумматорах. Единственным недостатком такого построения будет являться более высокая задержка изменения на входе, по сравнению с синтезом с помощью таблицы истинности.

Многоразрядные сумматоры разделяются на два класса: последовательные и параллельные.

Последовательные сумматоры выполняют функции сложения отдельных разрядов в разные отсчёты времени. У такого сумматора имеется два последовательных входа для разрядов суммируемых чисел и один последовательный выход результата.

У параллельного сумматора все разряды двух слагаемых подаются на входы одновременно. Такие сумматоры выполняются либо на основе последовательно соединённых выходами и входами переноса полных сумматоров (последовательный перенос), на основе таблицы истинности (одновременный перенос), либо на основе смешаной структуры (смешанный перенос).

Недостатком схемы с последовательным переносом является её болешее по сравнению с остальными схемами время установки выходного сигнала и его зависимости от разрядности.

Т. к. период тактового импульса в данном курсовом проекте намного больше среднего времени срабатывания логики, воспользуемся для простоты последовательным переносом.

Базис реализации: И-НЕ;

Вид сумматора: параллельный;

Вид переноса сумматора: последовательный;

Длина и тип входных и выходных последовательностей: (вход:10 (двоично-десятичный 2 из 5), 1; выход: 10).

Используемые формулы:

 (Правило де Моргана).

Для построения сумматора по заданной схеме построим одноразрядный полусумматор.

Определим его таблицу истинности.

Таблица 12 – Таблица истинности одноразрядного полусумматора.

Составим выражения для выходных функций:

Преобразуем эти выражения следующим образом с помощью правила де Моргана:

Реализуем сумматор в абстрактных логических базисных элементах (ШСМ1 – локальная шина блока).

Рисунок 28 – Одноразрядный полусумматор (абстрактные элементы).

Т. к. суммирование производится над двумя числами неодинаковой разрядности, причём одно из них задаётся в двоично-десятичном коде, десятичный разряд которого закодирован в коде (2 из 5), а второе имеет разрядность 1 (синхроимпульс), суммирование будет производится не над всеми разрядами, а лишь над теми, которые являются результатом суммирования разрядов чисел, либо затрагивают переносы из предыдущих разрядов суммы. В соответствии с этим остальные разряды суммы на выходе дублируют значение со входа.

Т. к. максимальный перенос возможен в третий разряд суммы единиц (входная комбинация (ХХХХХ 00011)+(00000 00001)), необходимо три сумматора. Остальные выходы сумматора будут просто дублировать значения со входов.