Разработка дискретного устройства (вид счётчика - суммирующий, базис реализации - И-НЕ, коэффициент счёта счётчика - 17), страница 9

В соответствии с этим схема заданного сумматора, с использованием как компонента одноразрядного полусумматора, будет выглядеть следующим образом:

Рисунок 29 –Заданный сумматор (элементы – одноразрядные полусумматоры)

Как следует из приведённой выше схемы и особенностей поступаемого на вход кода, полусумматор B3-P2 используется не на всей области входного множества, а, в связи со спецификой операндов, варианты входных и выходных последовательностей для указанного полусумматора ограничиваются множеством , и в соответствии с этим для данного полусумматора будет достаточно реализации выходного сигнала суммы, т.е. данный элемент будет реализовыватся, как исключающее ИЛИ. В нижеприведённой схеме произведена схематическая урезка полусумматора до требуемого элемента (ШИИЛИ1 – локальная шина устройства):

Рисунок 30 – Исключающее ИЛИ (абстрактные элементы).

Построим заданный сумматор в абстрактных базисных элементах. При построении учитывается то, что выходы и входы должны быть с одинаковыми свойствами во всём устройстве (т. е. устройство должно обладать цифровыми входами и выходами).

Рисунок 31 –Заданный сумматор (абстрактные элементы).

Выберем компонентную базу для построения сумматора.

SN74LS00D – четыре 2-х входовых элемента И-НЕ.

Выполним сумматор в приведённой выше компонентной базе.

Рисунок 32 - Заданный сумматор (в компонентной базе).

2.8 Построение мультиплексора

Мультиплексор – комбинационное дискретное устройство, имеющее в общем случае входы данных Dn, адресные входы Ak, вход синхронизации C и выход Q. Количество входов данных и адресных входов связано соотношением:

, где

N – количество входов данных;

K – количество адресных входов.

Учитывая условие минимальности входных и выходных контактов и вышеуказанное соотношение,  получим формулу (получим исходя из того, что определяющий фактор – количество входов данных):

, где

int[ ] – операция округления до большего целого.

В процессе функционирования мультиплексор подключает к выходу Q тот из входов данных, номер которого задан на адресных входах при наличии сигнала синхронизации, который выступает в роли сигнала разрешения коммутации информации мультиплексором.

Вход синхронизации может отсутствовать, тогда мультиплексор будет асинхронным.

Мультиплексоры могут применятся в качестве коммутаторов цифровых сигналов, элементов преобразователей входной параллельной комбинации в последовательную выходную, элементов реализации заданной ФАЛ (применяется во внутренней структуре ПЛИС).

Мультиплексор имеет очень важное значение при построении геометрически длинных цифровых линий связи. При построении такой линии и использовании параллельной передачи сигналов, количество материалов, затрачиваемых на постройку, будет кратно разрядности комбинации. При большой разрядности данных, или при определённом заданном соотношении цена/качество_передачи для уменьшения размера передающей шины применяются мультиплексоры. Естественно при этом кратно уменьшается и скорость передачи.

Вид мультиплексора: асинхронный;

Количество мультиплексируемых входов: 10;

Базис реализации: И-НЕ.

Используемые формулы:

 (Правило де Моргана)

, где

N – количество входов данных;

K – количество адресных входов

int[ ] – операция округления до большего целого.

Рассчитаем количество адресных входов, необходимых для адресации заданного числа входов данных:

Определим таблицу истинности мультиплексора (учитывая, что используются не все входные адресные комбинации; при неиспользуемых комбинациях на выходе мультиплексора должен быть 0).

Таблица 13 - Таблица истинности мультиплексора.

Десятичный эквивалент адреса	Состояние адресных входов				Коммутация выхода устройства
	A1	A2	A3	A4	Q
0	0	0	0	0	D0
1	0	0	0	1	D1
2	0	0	1	0	D2
3	0	0	1	1	D3
4	0	1	0	0	D4
5	0	1	0	1	D5
6	0	1	1	0	D6
7	0	1	1	1	D7
8	1	0	0	0	D8
9	1	0	0	1	D9
10	1	0	1	0	0
...	...	...	...	...	0
15	1	1	1	1	0