Программирование на зыке VHDL: Конспект лекций, страница 16

5.1. Объявление и вызов функции........................................................................................ 36

5.2. Объявление и вызов процедуры..................................................................................... 36

5.3. Указание атрибутов сигналов........................................................................................ 36

5.4. Пакет функций пользователя......................................................................................... 37

6. Синтез логических устройств средствами VHDL................................................................. 38

5.1. Два типа выражений Process.......................................................................................... 38

6.2. Последовательностные устройства................................................................................ 39

6.2.1. Регистр-защелка  LATCH........................................................................................ 39

6.2.2. D-триггер  DFF........................................................................................................ 39

6.2.3. Описание D-триггера с использованием выражения WAIT.................................. 40

6.2.4. Описание D-триггера с использованием выражения  clk'event and clk='1'.... 40

6.2.5. Описание D-триггера с использованием выражения rising_edge......................... 40

6.2.6. D-триггер с асинхронным сбросом asynchronous clear............................................. 41

6.2.7. Использование нескольких триггеров..................................................................... 41

6.2.8. Назначение переменных в последовательностных схемах....................................... 42

5.2.8.1. Пример: модель счетчика с использованием переменной.................................. 42

7. Конечные автоматы - Finite State Machine (FSM)................................................................. 43

7.1. Граф переходов - State Diagram..................................................................................... 43

7.1.1. Перечислимый тип данных - Enumerated Data Type................................................ 43

7.1.2. Особенности написания кода VHDL для FSM......................................................... 43

7.1.2.1. Пример модели машины состояний.................................................................. 44

7.1.2.2. Другой пример конечного автомата. Перечислимый тип данных - Enumerated Data Type...................................................................................................................... 45

7.1.2.3. Переключение состояний автомата - Next State Logic....................................... 45

7.1.2.4. Формирование выходных сигналов - Outputs................................................... 46

7.1.2.5. Формирование выходных сигналов с использованием оператора Case............. 46

8. Функции LPM...................................................................................................................... 47

8.1. Пример использования функции LPM_MULT............................................................... 48

8.2. Примеры объявления функций LPM.............................................................................. 49

8.2.1. Модель для задания в схеме сигнала константы...................................................... 49

8.2.2. Модель для построения многоразрядного инвертора............................................... 50

8.2.3. Модель для вычисления модуля числа..................................................................... 50

Приложение............................................................................................................................. 51

Литература............................................................................................................................... 54

Содержание.............................................................................................................................. 54