Регістри і лічильники імпульсів, страница 3

За схемою, подібною рис.1.9, побудований ряд регістрів різно­манітних серій. В серіях ИС, виконаних за КМОП-технологією, звичайно всі регістри будуються з застосуванням D-тригерів. В ре­гіст­рах, побу­дованих за ТТЛ-технологією, подібними є ИС155КР1, 531КР12, що яв­ляють собою чотирьохрозрядні регістри з послідовним заванта­жен­ням та виводом інфор­мації.

Для забезпечення двоспрямованого зсуву в регістрі необхідно передбачити два послідовних входи: вхід для прийому інформації, що поступає в регістр з боку молод­шого розряду праворуч –DR, та вхід з боку старшого розря­ду ліворуч – DL. Ці входи використовуються і при нарощенні регістру: DR підключається до входу старшого розряду сусідньої молодшої секції загального регістру; DL підключається до виходу Q₀ молодшого розряду сусідньої старшої секції загального регістру.

Схема одного і-го розряду двоспрямованого зсувового регістру з паралельним завантаженням наведена на рис.1.11 [12]

До D-входу кожного тригеру підключений мультиплексор, який при сигналі, відповідаючому лог. “І”, поданому на один з керуючих входів SL (зсув ліворуч), SR (зсув праворуч) або PL (паралельне завантаження), під’єднуємо вхід і-го тригеру відповідно до виходу тригеру молодшого розряду (напрямок А), старшого (напрямок В) або до входу паралельного завантаження D_i. Точка А самого молодшого розряду є входом DR всього регістру, а точка В найстаршого розряду – входом DL. Вихід і-го тригеру підключений до відповідних входів мультиплексорів сусідніх розрядів (напрям­ки Y та Z). За синхронними сигнала­ми С три­ге­ри регістру приймають інформацію з напрямків, що диктуються мультиплек­со­ра­ми.

На практиці керуючі входи SL, SR, PL не виво­дяться з корпусу мікросхе­ми [12,15], а керують ними через дешифратор режимів. В різних типах мікросхем кодировка режимів різнома­нітна [6,15]. Найбільш роз­га­лужена вона в багатофункціональних регісторах 564ИР6, 564ИР13, 531ИР24, 155ИР13. На рис.1.12 наведено умовне зображення мікро­схем 155ИР13. Вона являє собою восьмирозрядний зсувний регістр, призначений для обслуговування швидкісних операцій. Регістр може виконувати операції вводу інформації пос­лі­довним та паралельним кодом, зсуву записаної інформації праворуч та ліворуч, зберігання, вста­новлення нулів.

Інформаційні входи DR i Dl призначені відповідно для послі­дов­ного вводу інфомації при зсуві право­руч та ліворуч. Вхід R^- - обнуляючий, DO-D7- виходи паралельного вводу ін­формації. Режим роботи регістру виз­начається сигналуми на інформаційних вхо­дах S0-S1. При значеннях S0-S1=1 1 в регістрі забезпечується паралельний ввід інформації, при S0S1=0 0-режим зберігання. Значенням S0S1=10 відпо­відає режим зсуву інформації право­руч, в тому числі подаваємої на вхід DR, а значенням S0S1=01, навпаки, - режим зсуву інформації ліворуч.

Важливо відмітити, що в регістрах, що во­лодіють можливостями здійснювати зсув інфор­мації праворуч, шляхом зовнішніх з’єднань можливо організувати працю в режимі зсуву ліворуч [6,9]. Приклад також організації наведений на малю 1.13 для регістру 155ИР1. В цьому випадку послідовний запис інформації в регістр викону­ється через вхід D4  при керуючому сигналі S1=1. Зсув інформації ліворуч виконує­ться по спаду синхроімпульсу. Однак в таких зовнішніх зв’язках виключна можли­вість паралельного запису інформації.

Зсув праворуч можливий, як і раніше, при S=0 по спаду син­хроімпульсів, що поступають на С1, і при подачі інформації на вхід DR.

Серед регістрів різних технологій є декілька мікросхем з відмінними функціо­нальними можливостями. До них відносяться в першу чергу ІМС 564ИР13, 155ИР17, приз­начені для використання в прила­дах цифроаналогового перетворення [15], а та­кож 564ИР6, що володіють широкими функціональними можливостями [6,8]. Ос­тан­ня ІМС є восьмирозрядний регістр, що дозволяє забезпечити виконання наступних опе­рацій: перетворення послідовної форми надання інформації в паралельну та пере­дання останній в будь-який з двох каналів; зберігання інформації, наданої в пара­лель­ному коді, приймання паралельної інформації від будь-якого з двох каналів та перетворення її в послідовну форму. На рис.1.14, а наведене умовне зображення розглядаємої мікросхеми, а на рис.1,14, б – її функціональна схема.

Регістр складається з логічної схеми управління та восьми регістрових комі­рок, кожна з яких містить двоступенчатий D-тригер та керуючий мультиплексор. Кожна комірка забезпечує запам’ятовування інформації, а також двоспрямовану її передачу від шин А до шин В та навпаки. Виводи шини А мають третій замкнений стан, в який підключаються при нульовому потенціалі на керуючому вході АЕ. При АЕ=1 шини А переходять в активний стан та можуть як приймати, так і передавати двійкову інформацію, подану в паралельному коді. Для прийому регістором інфор­мації, поданої в послідовному коді, призначен вхід D. Входу асинхрон­ний/син­х­ронний (A/S) паралельний/послідовний (серійний) (P/S) спосіб вводу інформації, входу завдання напрямку передачі інформації від А до В або до А відповідають логічні значення керуючих сигналів 1/0. Режим роботи регістру в залежності від станів входів поданий в табл. 1.4 [6]

Таблиця 1.4

Стан входів				Режим роботи
0	0	0	Х
0	0	1	Х	Послідовне синхронне введення; шини I та AI  відключені
0	1	0	0	Послідовне синхронне введення; вихід шини В; шини А відключені
0	1	0	1	Паралельне синхронне введення через шини В; шини А відключені
0	1	1	Х	Зберігання інформації; виходи А та В відключені
1	0	0	Х	Послідовне синхронне введення; виходи – шина А
1	0	1	Х	Послідовне синхронне введення; виходи – шина В
1	1	0	0	Паралельне синхронне введення; входи – шина В; виходи – шина А
1	1	0	1	Паралельне асинхронне введення; входи – шина В; виход – шина В
1	1	1	0	Паралельне синхронне ввендення; входи – шина А; виход – шина В
1	1	1	1	Паралельне асинхронне введення; входи – шина А; виходи – шина В