Регістри і лічильники імпульсів, страница 2

          Запис інформації в регістр виконується при високому рівні сиг­налу на вході MD і -=1 ,або при MD=0 і стробіроючому сигналі С=1.

          Видача інформації з регістру виконується при , та MD. В цьому випадку на керуючі входи буферних підсилювачів мікросхеми подається одиничний розрішаючий сигнал. Таким чином, при MD * забезпечується запис інфор­мації з одночасовою видачею її на виходи Q, а при - лише запис та збережен­ня, а виходи Q зна­ходяться в високоімпендантному стані. При відсутності синхро­сигналів на входах С та CS1 і CS2 забезпечує збереження інформації.

          Вхід С використовується також для синхроної установки внут­рішнього триге­ру запиту переривання. Сигнал запиту переривання предназначен для сповіщання інших пристроїв про те, що їм необ­хідно прервати свою роботу та прийняти інфор­мацію, що записана в регістр. Прийнято вважати [9], що  свідчить про наяв­ність ін­формації в регістрі. Запит на переривання вибору мікросхеми здійснюється зовні залежності від стану внутрішнього тригеру. При запису сигналу по стробіру­ючому сигналу С=1 цей тригер приймає нульовий стан, що свідчить про наявність запиту на переривання. По закінченні стробіруючого імпульсу С-тригер свого стану не змінює і запит на переривання не припиняється. Для того, щоб прибрати сиг­нал, відповідаючий запиту на преривання, необхідно встановити внут­рішній тригер в оди­ничний стан, який досягається або подачою сиг­на­лу CLR збросу, або подачею сиг­налу вибору мікросхеми  *=1. У пер­шому випадку виконується обнулення  складової регистру. В другому – протягом часу дії сигналу *=1 – запит на пере­ри­ван­ня INR=0 буде підтримуватися на виході ББР. Лише після зник­нення цього сигналу запит на переривання пре­пи­ниться.

          ББР може використовуватися в будь-якому функціональному призначенні. Наприк­лад, для застосування його як вхідного буфер­ного регістру необхідність в синхронізації, вибо­ру режиму та очист­ка відпадає. Тому входи С та CLR  під’єднані до джерела спожи­вання, а MD заземлюється. Входи  * в цьому випадку викорис­товуються для подачі сигналу дозволу виборки пристрою. Інформа­ційні входи та вихо­ди під’єднуються до відповідних шин.

          Для забезпечення двонаправленої передачі інформації вико­ристовується два зустрічно-па­ра­лельно включених ББР (рис.1.7). при цьому нап­рямок передачі визначається керуючою шиною Е. При Е=1, включеним є регістр DD2. В цьому випадку інформація з шини В пере­дається через DD2 на його вхід, і відповідно, в шину А. При Е=0 DD2 відключається, а DD1 включається, і інформація передається від шини А до шини В.

5.1.2. Регістри зсуву

          Регістрами зсуву називаються такі регістри, зміст яких при пода­чі керуючих сигналів може зсуватися в сторону старших чи мо­лодших розрядів. Такі пристрої скла­даються з ланцюга динамічних тригерів, зпрацьовування яких виконується по фронту або спаду син­хронізуючого імпульсу С. Помітимо, що в ряді літературних джерел останніх років, наприклад в [10], активно використовується поділ три­герів на “непрозорі” і “прозорі”. Під терміном “прозорість” є на увазі властивість тригеру при активному рівні сигналу на вході D адекватно з його типом відслідковувати на виході всі перемикання керуючих входів; якщо це D-тригер, то просто повторюється стан D-входу. Ін­шими словами, цим терміном охоплюються тригери зі статистичним входом.

          “Непрозорість” тригерів – це їх властивість навіть при активному рівні сигналу на С-вхід не передавати на вихід змін керу­ючих входів, що трапляються внаслідок за перемикаючим фронтом. Цією властивістю охоплюються всі тригери, перемикаємі по фронту або спаду синхроімпульсу, що поступає на вхід С.

          Складність застосування статистичних тригерів у зсувових ре­гістрах обу­мовлена тим, що при активному рівні сигналу на синхро­нізуючих входах всіх три­ге­рів переключення одного з них приведе до переключення послідуючих, кількість яких визначається тривалістю синхросигналу. Однак під цим не слід розуміти, що застосування статистичних тригерів в схемах з послідовним зсувом принципово не­мож­ливо. Така можливість з’являється, наприклад, при застосу­ванні двофазної син­хронізації, яка дозволяє поділити у часі процеси переключення на окремих ділянках схеми. Прикладом ефективного використання двофазної синхронізації може служити мікропро­це­сорний комплекс БІС серії К580. В інтегральних схемах середнього сту­пе­ню інтеграції використовується однофазна синхронізація.

На рис.1.8 наведена схема зсувного резистора, побудованого на D-тригерах. Інформація, призначена для запису в регістр і надана в послідовному коді, поступає на D-вхід першого тригеру. Запис її в перший та наступні тригери здійснюється по фронту синхроімпульсу, що поступає одночасно на входи С всіх тригерів.

Зчитування інформації виконується також в послі­дов­ному коді з виходом Q останнього тригеру шляхом подання на синхровходи серії імпульсів. В паралельному коді вона мо­же бути зчитана з виводів Q тригерів, якщо такі виводи передбачені в мікросхемі резистора. За поданою схемою побудований регістр 564ИР2, що містить два незалежних чотирьохрозрядних одно­спрямованих регістра.

На рис.1.9. наведен варіант зсувного регістру на R-S (IK) тригерах. Доповнений логіч­ними елементами DDS-DD9, він дозво­ляє виконувати пос­лідовний та пара­лельний ввід  інфор­мації, а також послі­довний або парале­льний  вивід її. Часова діаграма, наведена на рис.1.10, наглядово ілюструє процедуру послідовного вводу по входу S за наявністю тактових імпульсів С та логічної одиниці на вході вибору режимів вводу S/P=1. Для забезпечення послідовного вводу тригер DD1 за допомогою елемента DD9 перетворений в D-тригер. Робота регистра при пос­лі­дов­но­му вводі інформації складається в наступному [6]. Припустимо, що в регістр послідовно вводиться, починаючи з молодшого розряду, двійковий код 1101, який подається синхронно з тактовими імпульсуми С. З першим тактовим імпульсом в DD1, буде записана одиниця молодшого розряду. При другому синхроімпульсі ця оди­ниця буде зсунута в DD2 та опиниться на його виході, а перший тригер, ввиду нульової інформації другого розряду, перейде в почат­ковий стан. Та­ким чином бу­дуть здійснюватися зсуви інформації з виходу Q₂ на вхід DD3 та далі. Після чоти­рьох тактових імпульсів код на виходах Q₁-Q₄ буде відповідати вхідному коду і може бути зчита­ний зовнішнім прист­роєм. Розрядність регістру може бути підвищена нарощенням подіб­них регістрів. Підключення здійснюється під’єд­нанням виходу тригеру DD4 (Q₄) до входу S наступного регістру з від­повідним об’єднанням синхронізуючих та керуючих входів.