Структурная организация вычислительной системы на базе процессора ADSP-2181. Программно-логическая модель сигнального процессора ADSP-2181

1. СТРУКТУРНАЯ ОРГАНИЗАЦИЯ ВЫЧИСЛИТЕЛЬНОЙ

    СИСТЕМЫ НА БАЗЕ ПРОЦЕССОРА ADSP-2181.

ПРОГРАММНО-ЛОГИЧЕСКАЯ МОДЕЛЬ

    СИГНАЛЬНОГО ПРОЦЕССОРА ADSP-2181

   1.1. Общая структура микропроцессорной системы

Структурная схема микропроцессорной системы приведена на рис. 1. Сигнальный процессор взаимодействует с внешней средой путём использования адресной шины (ADDR), шины данных параллельного обмена (DATA), мультиплексированной шины адреса/данных (IAD), линий последовательного обмена (DT0, DR0, DT1, DR1) и использования информационных, управляющих, служебных сигналов, сигналов прерывания на выводах ADSP-2181.

Сигналы, назначение и функции выводов ADSP-2181 описаны в табл. 1.

Рис. 1

Таблица 1

Описание выводов процессора ADSP-2181

Наименование	I - вход   O - выход	Назначение
ADDR 13-0	O	Адресные выводы, адресация области внешней памяти программ, памяти данных, байтовой памяти (BDMA) и устройств ввода-вывода
DATA 23-0	I/O	Выводы данных, обмен данными с внешней памятью программ и памятью данных. Восемь старших разрядов также используются как адрес страницы байтовой памяти
	O	Управляющий строб записи
	O	Управляющий строб чтения
	O	Выбор области памяти
	O	Выбор байтовой памяти
	O	Выбор памяти данных
	O	Выбор комбинированной памяти
	O	Выбор программной памяти
FL 0-2 PF 0-7	O I/O	Выходные флаги Программируемые выводы
MMAP PWD	I I O	Выбор карты памяти процессора Управление потреблением Контроль низкого потребления питания
XTAL CLKIN	I I	Соединение с кварцевым резонатором Вход внешнего генератора или соединение с кварцевым резонатором
RESET ERESET	I I	Сброс процессора Разрешение сброса
	I	Запрос 0 прерывания по уровню
	I	Запрос 1 прерывания по уровню
	I	Запрос 2 прерывания по уровню или по фронту
	I	Запрос прерывания по фронту
	I	Внешний запрос шины, прямого доступа
Окончание табл. 1
	O	Предоставление шины, разрешение прямого доступа
	O	Предоставление шины, подтянутое к питанию
IAD15-0	I/O	Шина адреса/данных порта IDMA
	O	Подтверждение доступа к порту IDMA
	I	Строб записи в порт IDMA
	I	Строб чтения из порта IDMA
	I	Вход выбора порта IDMA
IAL	I	Вход защелки адреса порта IDMA
DT0 TFS0 RFS0 DR0 SCLK0	O I/O I/O I I/O	Выход передатчика данных Кадровая синхронизация передачи Кадровая синхронизация приема Вход приемника данных Программируемый генератор порта 0
DT1/FO TFS1/IRQ1 RFS1/IRQ0 DR1/FI SCLK1	O I/O I/O I I/O	Выход передатчика данных или выходной флаг Кадровая синхронизация передачи или внешний запрос прерывания 1 Кадровая синхронизация приема или внешний запрос прерывания 0 Вход приемника данных или входной флаг Программируемый генератор порта 1

1.2. Внутренняя структура ADSP-2181

Внутренняя структура ADSP-2181 приведена на рис.2. В процессоре ADSP-2181 используется модифицированная Гарвардская архитектура, для которой характерно, что во внутренней памяти данных DM (ОЗУ, SRAM) хранятся данные, а во внутренней памяти программ PM (ОЗУ, SRAM) – команды и данные. DM и PM – энергозависимая память, статические ОЗУ с произвольной выборкой (SRAM), поэтому при включении питания и при перезапуске необходимо выполнить начальную загрузку памяти из внешней загрузочной памяти. Могут использоваться следующие типы внешней памяти: внешняя память с байтовой организацией (Byte Memory), внешняя оверлейная память (Overlay Memory), внешняя специальная память ввода/вывода (I/O Space).

BYTE MEMORY – используется как память начальной загрузки. Она выполняется на основе недорогих 8-разрядных БИС памяти. Может содержать до 4 Мбайт данных и кода программы. Имеет страничную организацию: 256 страниц по 16К 8-разрядных слов на каждой странице. При обращении к Byte Memory код страницы D_23-16 выставляется на внешней шине DATA ADSP-2181, адрес внутри страницы – выставляется на линиях А_13-0  внешней шины ADDR, а 8-разрядные данные передаются по линиям D_15-8 внешней шины DATA. Выбор байтовой памяти осуществляется сигналом .

Для обращения к внешней байтовой памяти имеется специальный функциональный узел ADSP-2181: BDMA – порт прямого побайтового доступа к Byte Memory без отрыва процессора от выполнения основной задачи. При записи/считывании за 1цикл обращения могут использоваться форматы слов данных: 24 бита, 16 бит, 8 бит. Управляющие регистры BDMA позволяют задавать 14-разрядные адреса DM и PM, 14-разрядные адреса заданной страницы Byte Memory, форматы слов данных, количество передаваемых слов, направление передачи.

OVERLAY MEMORY содержит сегменты программы, подгружаемые по необходимости во время её выполнения. Организована в виде сегментов по 8К слов, которые могут использоваться как старшие 8К слов внутренней памяти программ PM либо как младшие 8К слов памяти данных DM. Overlay Memory может содержать сегменты комбинированной (составной) памяти, включающие в себя программный код и данные. Выбор сегментов при обращении осуществляется сигналами , , .

I/O SPACE – порты ввода/вывода. В процессоре ADSP-2181 порты ввода/вывода (I/O Space) не отображены в карте памяти, они отображены в специальной области памяти ввода/вывода. Эта область состоит из 2048 адресуемых регистров, которые доступны для обращения со стороны процессора и со стороны периферийных устройств.

IDMA – специальный внутренний порт с 16-разрядной мультиплексированной шиной адрес/данные, обеспечивает прямой доступ к PM или DM ADSP-2181 и может выполнять их начальную загрузку из компьютера, микроконтроллера (из хост-машины). IDMA допускает обращения к процессору в ходе выполнения программы. Характеристики этого порта позволяют передавать данные в или из внутренней памяти без отрыва процессора от выполнения основной задачи.

Обращения к внешним устройствам расширения памяти не могут происходить одновременно, поскольку для этого используются общие шины адреса и данных. При передачах через порт BDMA источником данных или местом назначения передачи должна быть только внутренняя память PM или DM. Обращения к другим областям внешней памяти (оверлейной памяти программ, оверлейной памяти данных, области памяти ввода/вывода) имеют более высокий приоритет по сравнению с обращениями к памяти с байтовой организацией через порт BDMA.