Построение комбинационных схем на мультиплексорах (Лабораторная работа № 5)

ЛАБОРАТОРНАЯ РАБОТА № 5

«ПОСТРОЕНИЕ КОМБИНАЦИОННЫХ СХЕМ НА МУЛЬТИПЛЕКСОРАХ»

ЦЕЛЬ РАБОТЫ: ознакомление с принципами построения комбинационных схем на базе мультиплексоров.

КРАТКИЕ СВЕДЕНИЯ ИЗ ТЕОРИИ

Мультиплексор представляет собой комбинационную многовходовую логическую схему с одним выходом. Входы мультиплексора подразделяются на информационные {D0, D1, D2, D3} и управляющие . Управляющие входы, в свою очередь, подразделяются на адресные   и стробирующие . Если мультиплексор имеет  адресных входов, то число его информационных входов равно . При подаче на его адресные входы сигнала в виде двоичного кода, к выходу мультиплексора подключается один из его информационных входов, номер которого соответствует этому двоичному коду (при наличии разрешающего сигнала на его стробирующем входе). Стробирующий вход управляет всеми информационными входами не зависимо от состояния адресных. Стробирующий вход используется для наращивания разрядности мультиплексора.

Мультиплексоры отличаются, в основном, числом адресных   и информационных входов , наличием или отсутствием стробирующего входа , а также характером выходных сигналов, которые могут быть прямыми  или инверсными , или парными . Соответственно различают мультиплексоры 4:1, 8:1, 16:1.

Функционирование мультиплексора, приведенного  на рис. 3.1, может быть представлено таблицей истинности (таблица 3.1) либо в виде логической функции, выполняемой мультиплексором (3.1)

Таблица 3.1

                                                                    (3.1)

ПРИМЕЧАНИЕ: * - произвольное значение.

В процессе проектирования логическую функцию (3.1), выполняемую мультиплексором, удобно представлять в матричном виде:

                                                                                                           (3.2)

где  - матрица входных переменных,

 - матрица адресации, в которой  - младший разряд адресных переменных,

 - старший разряд адресных переменных,

 - сигнал на стробирующем входе мультиплексора,

 - матрица выходных переменных.

В результате для мультиплексора, приведенного на рис. 3.1, имеем

                                                                   (3.3)

Значения выходной переменной  могут быть получены применением операции логического умножения матрицы входных переменных   на матрицу адресации . При выполнении операции логического умножения значение выходной функции  отождествляется с конкретной входной переменной, выбираемой соответствующим значением матрицы  . Например, при  выходная переменная  приравнивается  входной переменной , которая является первым столбцом матрицы , т.е. . Для  выходная переменная  приравнивается входной переменной , которая является вторым столбцом матрицы , т.е.   и т.д. при наличии запрещающего сигнала на стробирующем  входе , независимо от сигналов на адресных входах , выходная функция  принимает значение равное нулю.

Эти правила логического умножения матриц распространяются также на более сложные случаи нескольких мультиплексоров.

Мультиплексор кроме своего  основного назначения - коммутации в желаемом порядке информационных сигналов с нескольких входных шин на одну выходную, может быть использован в качестве универсального логического элемента, реализующего любую логическую функцию, содержащую до  переменной, где  - число адресных входов мультиплексора. Процедуру синтеза при этом наиболее удобно проводить по таблице истинности для логической функции, подлежащей реализации.

Рассмотрим процедуру синтеза на примере реализации мажоритарного логического элемента для трех переменных (на три входа) на базе мультиплексора 4:1. Таблица истинности мажоритарного логического элемента для трех переменных  представлена в табл. 5.1

Таблица 5.1

D0                                 D1                             D2                               D3