Вопросы № 1-57 к экзамену по дисциплине "Схемотехника" (Классификация триггеров как операционных узлов. Структуры приёмника и передатчика, использующего код Хэмминга, устраняющего ошибку)

1.  Классификация триггеров как операционных узлов

2.  Сумматоры. Определение, классификация. Одноразрядные комбинационные четвертьсумматор, полусумматор и полный двоичный сумматор. Уравнения и структуры.

3.  Реализация поразрядных логических операций в регистрах. Привести пример.

4.  Одноразрядный комбинационный двоичный сумматор на основе полусумматоров. Обосновать структуру уравнением.

5.  R-триггер в базисе И-НЕ с активными уровнями R=0, S=1.

6.  Канонический метод синтеза универсального JK-триггера. Этап абстрактного синтеза.

7.  Тактируемый S-триггер в базисе ИЛИ-НЕ. Активные уровни C=0, S_R=0, S_S=1

8.  Одноразрядный накапливающий двоичный сумматор (по материалам лабораторной работы). Обоснование структуры уравнениями. Перечислить достоинства и недостатки схемы.

9.  Приоритетные шифраторы.

10.  Синтез счетного триггера, срабатывающего по переходу 10 в базисе И-НЕ.

11.  Многофункциональные комбинационные логические схемы (на примере любого узла)

12.  Синтез счетного триггера, срабатывающего по переходу 10 в базисе ИЛИ-НЕ.

13.  Дешифраторы. Классификация по определяющим признакам. Обоснование выполнения структуры в виде СИС. Наращивание разрядности входного слова.

14.  Многоразрядные параллельные сумматоры. Способы ускорения операции суммирования. Уравнения и структура схемы ускоренного переноса.

15.  Дешифратор как многофункциональный узел ЭВМ.

16.  Безвентильные счетчики с М = 2ⁿ+2^n-1

17.  Шифратор клавиатуры (n=16) на логических элементах.

18.  Триггер-защёлка на MS 2 ® 1. Любой пример

19.  Шифратор клавиатуры (n=10) на механических переключательных элементах.

20.  Структура ПЗУ. Элемент связи ЛПИЗ.

21.  Мультиплексоры. Уравнения и структура. Способы наращивания информационных входов в мультиплексорах.

22.  Канонический синтез универсального JK-триггера. Этап структурного синтеза.

23.  Мультиплексор – многофункциональный цифровой узел.

24.  Приоритетные шифраторы. PRCD как универсальный цифровой узел.

25.  Многофункциональный селектор-мультиплексор (типа ИС 564КП2). Структура и применение. Примеры схем использования.

26.  Двоично-десятичный сумматор в коде «8-4-2-1».

27.  Сдвигатели. Уравнение и реализация на мультиплексорах.

28.  Двоично-десятичный сумматор в коде «с избытком 3».

29.  Цифровые компараторы. Однобитовый компаратор. Уравнения, структура  и применение.

30.  RS-триггер и его разновидности.

31.  Сдвигатели. Уравнения и реализация на мультиплексорах.

32.  Двоично-десятичный сумматор в коде «с избытком 3».

33.  Варианты наращивания разрядности цифровых компараторов.

34.  Классификация ЗУ по определяющим признакам.

35.  Многостабильные схемы. Структура и способы управления. Счетный триггер по основания 3, выполненный по M-S структуре на трехстабильных схемах с временной диаграммой работы.

36.  Синтез пересчетных устройств с повторяющимися состояниями работы в рабочем цикле. Привести примеры для двух методов их реализации.

37.  Синтез триггера-защелки, тактируемого потенциалом, на логических элементах.

38.  Кольцевые счетчики.

39.  Регистры. Определение и классификация. Синтез реверсивного сдвигового регистра на универсальных JK- и D- триггерах.

40.  Обобщенная структурная схема блоков ПЗУ.

41.  Синтез операционного устройства на регистре сдвига (аппаратная реализация сдвиговых команд).

42.  Пример реализации четырёх основных транзисторных элементов связи в ПЗУ.

43.  Программируемые логические матрицы. Особенности структуры.

44.  Организация последовательного, сквозного, и параллельного переносов в базовых структурах счетчиков.

45.  Структура универсального регистра К155ИР1. Реализация цифрового одновибратора на данной микросхеме.

46.  Постоянные запоминающие устройства. Классификация. Структуры элементов связи между адресными и разрядными шинами.

47.  Применение ИС ИК155ИР1 с использованием полного графа переходов в режиме делителя частоты.

48.  Процедуры синтеза асинхронного счетчика.

49.  Счетчики и пересчетные устройства. Определение и классификация. Синтез каноническим методом синхронных устройств.

50.  Схемы контроля на четность и нечетность.

51.  Синтез асинхронных счетчиков и пересчетных устройств.

52.  Передатчик с кодом Хэмминга. Структура.

53.  Синтез пересчетных устройств с повторяющимися состояниями. Привести примеры для двух методов их реализации.

54.  Организация цепей ввода и вывода в регистрах.

55.  Безвентильные счетчики. Синтез асинхронного счетчика с М=М+1 на JK-триггерах. Структура и примеры реализации. Синтез операционного блока на регистре сдвига (аппаратная реализация сдвиговых …..

56.  ПЗУ как многофункциональный цифровой узел.

57.  Структуры приёмника и передатчика, использующего код Хэмминга, устраняющего ошибку.