Более правильная, имхо, последовательность такая (удалено 3-4 повтора):
1. Классификация триггеров как операционных узлов
2. R-триггер в базисе И-НЕ с активными уровнями R=0, S=1.
3. Тактируемый S-триггер в базисе ИЛИ-НЕ. Активные уровни C=0, SR=0, SS=1
4. RS-триггер и его разновидности.
5. Канонический метод синтеза универсального JK-триггера. Этап абстрактного синтеза.
6. Канонический синтез универсального JK-триггера. Этап структурного синтеза.
7. Синтез счетного триггера, срабатывающего по переходу 10 в базисе И-НЕ.
8. Синтез счетного триггера, срабатывающего по переходу 10 в базисе ИЛИ-НЕ.
9. Многофункциональные комбинационные логические схемы (на примере любого узла)
10. Регистры. Определение и классификация. Синтез реверсивного сдвигового регистра на универсальных JK- и D- триггерах.
11. Организация цепей ввода и вывода в регистрах.
12. Реализация поразрядных логических операций в регистрах. Привести пример.
13. Синтез операционного устройства на регистре сдвига (аппаратная реализация сдвиговых команд).
14. Структура универсального регистра К155ИР1. Реализация цифрового одновибратора на данной микросхеме.
15. Применение ИС ИК155ИР1 с использованием полного графа переходов в режиме делителя частоты.
16. Счетчики и пересчетные устройства. Определение и классификация. Синтез каноническим методом синхронных устройств.
17. Организация последовательного, сквозного, и параллельного переносов в базовых структурах счетчиков.
18. Процедуры синтеза асинхронного счетчика.
19. Синтез асинхронных счетчиков и пересчетных устройств.
20. Кольцевые счетчики.
21. Безвентильные счетчики с М = 2n+2n-1
22. Безвентильные счетчики. Синтез асинхронного счетчика с М=М+1 на JK-триггерах. Структура и примеры реализации. Синтез операционного блока на регистре сдвига (аппаратная реализация сдвиговых …..
23. Синтез пересчетных устройств с повторяющимися состояниями. Привести примеры для двух методов их реализации.
24. Синтез триггера-защелки, тактируемого потенциалом, на логических элементах.
25. Сумматоры. Определение, классификация. Одноразрядные комбинационные четвертьсумматор, полусумматор и полный двоичный сумматор. Уравнения и структуры.
26. Одноразрядный комбинационный двоичный сумматор на основе полусумматоров. Обосновать структуру уравнением.
27. Одноразрядный накапливающий двоичный сумматор (по материалам лабораторной работы). Обоснование структуры уравнениями. Перечислить достоинства и недостатки схемы.
28. Многоразрядные параллельные сумматоры. Способы ускорения операции суммирования. Уравнения и структура схемы ускоренного переноса.
29. Двоично-десятичный сумматор в коде «8-4-2-1».
30. Двоично-десятичный сумматор в коде «с избытком 3».
Многостабильные схемы
31. Многостабильные схемы. Структура и способы управления. Счетный триггер по основания 3, выполненный по M-S структуре на трехстабильных схемах с временной диаграммой работы.
32. Дешифраторы. Классификация по определяющим признакам. Обоснование выполнения структуры в виде СИС. Наращивание разрядности входного слова.
33. Дешифратор как многофункциональный узел ЭВМ.
34. Схемы контроля на четность и нечетность. (?)
35. Шифратор клавиатуры (n=16) на логических элементах.
36. Шифратор клавиатуры (n=10) на механических переключательных элементах.
37. Приоритетные шифраторы.
38. Приоритетные шифраторы. PRCD как универсальный цифровой узел.
39. Мультиплексоры. Уравнения и структура. Способы наращивания информационных входов в мультиплексорах.
40. Триггер-защёлка на MS 2 ® 1. Любой пример
41. Мультиплексор – многофункциональный цифровой узел.
42. Многофункциональный селектор-мультиплексор (типа ИС 564КП2). Структура и применение. Примеры схем использования.
43. Сдвигатели. Уравнения и реализация на мультиплексорах.
44. Цифровые компараторы. Однобитовый компаратор. Уравнения, структура и применение.
45. Варианты наращивания разрядности цифровых компараторов.
46. Постоянные запоминающие устройства. Классификация. Структуры элементов связи между адресными и разрядными шинами.
47. Классификация ЗУ по определяющим признакам.
48. Структура ПЗУ. Элемент связи ЛПИЗ.
49. Обобщенная структурная схема блоков ПЗУ.
50. Пример реализации четырёх основных транзисторных элементов связи в ПЗУ.
51. ПЗУ как многофункциональный цифровой узел.
52. Программируемые логические матрицы. Особенности структуры.
53. Передатчик с кодом Хэмминга. Структура.
54. Структуры приёмника и передатчика, использующего код Хэмминга, устраняющего ошибку.
Thx Arty&Frag(=yazon)
Уважаемый посетитель!
Чтобы распечатать файл, скачайте его (в формате Word).
Ссылка на скачивание - внизу страницы.