Исследование дребезга контактов переключателя с помощью встроенного логического анализатора SignalTap II

System Debug_Lab1.

Исследование дребезга контактов переключателя с помощью встроенного логического анализатора SignalTap II.

Системные требования: САПР Quartus II V9.0 и выше; лабораторный стенд DiLaB с подключенной платой Cyclone II.

Базовые знания: курс Схемотехника, знание раздела «Встраиваемый логический анализатор SignalTap II» описания средств системной отладки пакета Quartus II в файле System_debug.pdf папки System_debug.

Трудоемкость работы: 3 часа (1 час на ознакомление с  разделом «Встраиваемый логический анализатор SignalTap II» и 2 часа на выполнение исследований в лаборатории).

            Цель работы:

• получение навыков анализа простейших процессов с использованием базовых функций встраиваемого логического анализатора SignalTap II пакета Quartus II.
• Исследование реальных характеристик сигналов, получаемых от устройств с механическими контактами. 

            Исследование дребезга механических контактов проводится для заданного преподавателем переключателя SWx лабораторного стенда DiLabпо схеме, представленной на рис.1.

Рис.1.

             Приведенное на рис.1 устройство обеспечивает передачу сигнала с входного вывода  SWx, к которому подключается заданный переключатель, на выходной вывод LED1, к которому подключен светодиод LED1 лабораторного стенда, отображающий состояние переключателя. Поскольку процесс переключения механического контакта достаточно медленный, для проведения исследований в схеме предусмотрено получение тактового сигнала Synchr  с периодом Т = 1..10 мкс из частоты тактового генератора 25 МГц, подаваемой на вход clk25. Этот тактовый сигнал получается с выхода счетчика – делителя частоты и с помощью буфера GLOBAL назначен как глобальный  на виртуальный вывод (Virtual Pin) для дальнейшего использования в проекте.  Он будет использоваться для тактирования работы встраиваемого логического анализатора SignalTap II. Период Т = 1..10 мкс выбран для удобства наблюдения сигналов дребезга и при необходимости может быть изменен в процессе исследования. Проект SignalTap_Ex с элементами этой схемы  реализован в папке .../SystemDebug_Lab1. При выполнении работы потребуется:

• Доработать схему (создать счетчик-делитель с заданным коэффициентом деления; назначить размещение вывода SWx  для подключения к переключателю, указанному в задании) и выполнить ее компиляцию;

·  Создать встроенный логический анализатор  SignalTap II и провести исследование сигналов с выхода переключателя, изменяя настройки SignalTap II.

Выполнение работы:

1.  Откройте проект и доработайте схему:

1.1.  На основе мегафункции LPM_Counter реализуйте счетчик-делитель с заданным в индивидуальном задании периодом повторения выходного сигнала (см. таблицу 2). Полученный символ разместите в указанном на схеме месте.

1.2.  Для извлечения имен сигналов проекта выполните Tools / Processing / StartAnalysis & Synthesis. В соответствии с индивидуальным заданием (см. таблицу 2) выберите исследуемый переключатель лабораторного стенда. С помощью редактора Pin Planner (Assignments / Pin Planner) задайте размещение входа SWx на требуемом выводе микросхемы (см. таблицу 1). Для размещения входа SWx в таблице AllPinList редактора Pin Planner (при необходимости укажите вывод этой таблицы в окне закладки Vuew редактора Pin Planner) в столбце Location строки SWx напечатайте имя вывода из табл.1.Назначение остальных выводов уже выполнено. Пример назначения выводов проекта показан на рис.2.