Разработка сумматора-умножителя

Максимальной цифрой в диаде преобразованного множителя является двойка, поэтому перенос, формируемый ОЧУС, может быть только двоичным: 3*2=12.Затем в ОЧС складываются сигналы с выходов ОЧУС с сигналами переноса из младшего разряда. С ОЧС сигналы поступают в регистр результата.

Временные затраты на умножение сомножителей определяются в основном  затратами на образование частичных произведений, получаемых на выходах ОЧУС, и примерно равны:

Т= 7(tсдв + 13t ОЧУС + 14t ОЧС),

где

t ОЧС- время формирования единицы переноса в ОЧС

t ОЧУС – время умножения на одном ОЧУС

tсдв -время сдвига множимого (множителя)

Синтезированная схема сумматора-умножителя приведена на рис. 1.

                                                                                                                Рис.1

4. Функциональные схемы.

·  Синтез одноразрядного четверичного сумматора.

ОЧС - это комбинационное устройство, имеющее 5 входов (2 разряда одного слагаемого, 2 разряда второго слагаемого и вход переноса) и 3 выхода. Принцип работы ОЧС описывается с помощью таблицы истинности (табл.4).

Разряды обоих слагаемых закодированы : 0 - 00; 1 - 01; 2 - 11; 3 - 10.

 ОЧС синтезируется для схемы 2-го типа, поэтому безразличные наборы в таблице истинности отсутствуют.

Минимизацию переключательных функций проведем с помощью карт Карно и Вейча.

                                                                                                                      Таблица 4.

·  Минимизация переключательных функций картами Карно-Вейча.

Для проведения минимизации переключательных функций необходимо выделить те наборы переменных, где функция принимает единичное значение.

       4.1 Минимизация переключательной функции  для  S1:

Следовательно, S1=a₁₂₂+b₁₂₂+a₁b₁₂p+a₁b₁₂p+a₁a₂₁₂+₁b₂a₂+₁a₂b₂+

+₁a₂₁p+₁₁b₂p+₁b₁b₂₂

Эффективность минимизации:

К=(16*5+16+5)/(10*4+10+4)=1.9

   4.2 Минимизация переключательной функции  для  S2:

S2= a₁₂b₁ +a₁₂ b₂p+a₁b₁b₂p+a₁b₁₂ a₂+_{1 2}a₂ +₁₁a₂+₁₂a₂p+

+₁₁₂p+₁b₂₂

Эффективность минимизации:

К=(16*5+16+5)/(9*4+9+4)=2

  4.3 Минимизацию переключательной функции  для  П:

           П=a₁₂₁p+a₁₁b₂p+a₁₂b₂+a₁b₁+a₂b₁p+a₂b₁₂+b₁₂p

   Эффективность минимизации:

К=(16*5+16+5)/(23+7+4)=2.9

                     4.4 Функциональная схема ОЧС

                                              (см. приложение 1)

4.5 Логический синтез ОЧС на мультиплексорах

Рис. 2

Согласно заданию, ОЧС необходимо построить на мультиплексорах. Мультиплексор – это логическая схема, имеющая n информационных входов, m управляющих входов и один выход. При этом должно выполняться условие n=2^m. На выход мультиплексора может быть пропущен без изменений любой (один) логический сигнал, поступающий на информационные входы. Порядковый номер информационного входа, значение с которого в данный момент должно быть передано на выход, определяется двоичным кодом на управляющих входах.

Для синтеза ОЧС используем функциональный базис, состоящий из элементов И, НЕ, ИЛИ  (табл.5).

                                                                              Таблица 5. ОЧС на   мультиплексорах.

                       4.6 Функциональная схема ОЧС на мультиплексорах

Управляющее поле определяется тремя переменными: A₁,A₂,B₁. На рис.3 показана функциональная схема ОЧС на мультиплексорах.

                                                                             Рис. 3

Логический синтез одноразрядного четверичного умножителя - сумматора.

ОЧУС – это комбинационное устройство, имеющее шесть входов (два разряда из регистра множимого, два разряда из регистра множителя, вход переноса и управляющий вход h) и три выхода. Принцип работы ОЧУС представлен с помощью таблицы истинности (табл.6.).

     Разряды множителя закодированы: 0 – 00; 1 – 01; 2 – 10; 3 – 11;

     Разряды множимого закодированы: 0 – 00; 1 – 01; 2 – 11; 3 – 10;

    Управляющий вход h определяет тип операции: 0 - умножение закодированных цифр, поступивших на информационные входы, и добавление переноса; 1 - вывод на выходы без изменения значения разрядов, поступивших из регистра множимого. В табл.6. выделено 36 безразличных наборов, так как на входы ОЧУС из разрядов множителя не может поступить код 11. При работе ОЧУС как сумматора на вход переноса не может поступить единица, а при умножении на ноль или единицу на вход переноса также не может поступить единица.

                                                                                                                                        Таблица.6.

                       Минимизируем ОЧУС при помощи алгоритма Рота              

4.7 Минимизация функции Q₁:

Множество единичных кубов:

L={001100, 010001, 010010, 010011, 010100, 010101, 011001,011010, 011011, 011101, 101100, 110100}

Множество безразличных кубов:

N={000110, 000111, 001110, 001111, 010110, 010111, 011110, 011111, 100000, 100001,100010,100011, 100101, 100110, 100111,101000, 101001,101010, 101011, 101101, 101110, 101111, 110000, 110001, 110010, 110011, 110101, 110110, 110111, 111000, 111001, 111010, 111011, 111101, 111110, 111111}.

    Сначала склеим множество безразличных кубов N при помощи карты Карно: (рис4.)

                                                                       Рис4

      После минимизации получили: N= .

      Сформируем множество

      Первым этапом алгоритма Рота является нахождение множества простых импликант. Для реализации этого этапа используется операция умножения (*) над множествами C₀, C₁ и т.д.

Первый шаг умножения приведен в таблице 6.

4.9 Минимизация функции Р₂:

Функцию Р₂ минимизируем с помощью карты Карно.

Р₂={1xx0xx,  xxx11x, 1xxxx1, x1x100}

Эффективность минимизации:

К=(40*6+40+6)/(10+4+3)=15.6

                             4.10 Функциональная схема ОЧУС

                                                            (приложение 2)

5. Логический синтез преобразователя множителя (ПМ).

Преобразователь множителя (ПМ) служит для исключения из множителя диад 11, заменяя их на триады .

 Схематическое изображение ПМ.

                              Таблица истинности ПМ.

5.1. Минимизация функций выходов ПМ.

Минимизируем функции выхода с использованием карт Вейча от трех переменных.   

Минимизация Q ₁:

П = Q ₁ p + Q ₂ Q ₁    

Минимизация Q ₂:

            F1= Q ₁ Q ₂ p + Q ₁ Q ₂ p

Минимизация S1:

            S1 = Q ₁ Q ₂ p + Q ₁ Q ₂ p         

Минимизация S2:

            S2 = Q ₂ p + Q ₂ p

5.2. Функциональная схема ПМ.

Функциональная схема ПМ, построенная в логическом базисе А4, изображена на рис. 6.

                                                                                                                                               П

                                                                                                                                               F1

                                                                                                                                               S1

                                                                                                                                               S2

Рис. 6. Функциональная схема ПМ.

6. Время умножения на один разряд.

Временные затраты на умножение сомножителей определяются в основном  затратами на образование частичных произведений, получаемых на выходах ОЧУС, и примерно равны:

Т=tсх+tочус+takk+tочс+Зочс+tфдк,

где tпм – время работы ПМ, tочс - время работы ОЧС, tочус - время работы ОЧУС, Зочс    - время, затрачиваемое на ожидание единицы переноса во всех ОЧС,  tакк – время работы регистра результата, tсх - время задержки в схеме