Проектирование имитатора сигналов на микропроцессоре 1821ВМ85

Исходные данные.

Техническое задание.

Спроектировать на микропроцессоре (МП) 1821ВМ85 имитатор сигналов, отраженных от движущейся цели. Параметры имитатора:

– периоды следования зондирующих импульсов  (мс),  – скорости движения цели (км/ч), ;

– частота тактового сигнала  (МГц).

Имитатор реализовать в виде микроконтроллера, структурная схема которого изображена на рисунке 1: CPU (CentralProcessingUnit) – центральный процессор, GN (Generator) – генератор тактовых сигналов, TR/RC (Transmitter/Receiver) – приемопередатчик, BD(BusDriver) – шинный драйвер, EPROM (ErasableProgrammableReadOnlyMemory) – постоянное запоминающее устройство (ПЗУ) со стиранием ультрафиолетовыми лучами, RAM (RandomAccessMemory) – оперативное запоминающее устройство (ОЗУ), I/O (Input/Output) – устройства ввода-вывода, внешние устройства. Выбрать ПЛИС фирмы Altera для аппаратной части имитатора, построить схему и разработать программное обеспечение.

Пульт управления (ПУ) состоит из клавиатуры и дисплея. Значения параметров   и  задаются с клавиатуры. Дисплей выполняется на 5-разрядном 7-сегментном светодиодном индикаторе АЛС328В.

Управление дисплеем осуществить при помощи специализированной микросхемы ICM7218C.

Рис. 1. Структурная схема микроконтроллера.

Постановка задачи.

Имитатор подвижного сигнала

Имитатор радиолокационного сигнала предназначен для проверки работоспособности и настройки устройств обработки сигналов в радиолокационных системах. На рисунке 2a изображена структурная схема имитатора радиолокационных сигналов: G – сигнал, из которого формируется зондирующий импульс dG; G_V – сигнал, из которого формируется импульс dG_V отраженный от движущейся цели. Эти сигналы имеют период повторения T = M×T₀, где M = M₀×M₁, T₀ = 1/f₀ – период тактового сигнала H (рис. 1.1, б).

Задачей имитатора является сдвиг временного положения импульсов dG_V относительно импульсов dG на время T₀ при воздействии каждого перехода сигнала x₁ с 1 на 0 (сдвиг производится по команде dx₁ = 1, где d – оператор логического дифференцирования [1]). Направление сдвига определяется значением сигнала x₂. Если сигнал x₁ имеет постоянную частоту F_j = F/M_j, то сигнал dG_V будет перемещаться по отношению к сигналу dG с постоянной скоростью, что соответствует имитации цели, движущейся с фиксированной радиальной скоростью.

Основным узлом такого имитатора является  счетчик с программируемым модулем пересчета M_V = M₀, M₀ – 1, M₀ + 1 [2]. Действительно, если при dx₁ = 0 модуль пересчета M_V = M₀, то частоты сигналов G и G_V равны, разность их фаз (разность  временных положений сигналов dG и dG_V) определяет задержку отраженного сигнала по отношению к зондирующему, т.е. эта разность содержит информацию о дальности до цели. При подаче управляющего сигнала dx₁ = 1 счетчик переключается с модуля M₀ на M₀ – 1 или M₀ + 1 в зависимости от значения другого управляющего сигнала x₂, что приводит к появлению переноса P₄ на один такт раньше или позже, чем при модуле пересчета M₀. Чем выше частота f₀ тактового сигнала, тем меньше дискретность квантования фазы (дальности до цели) и тем выше качество имитатора. Задачей курсовой работы является проектирование имитатора сигналов, параметры которых задаются нажатием клавиш клавиатуры имитатора. Ввод в микроЭВМ кода нажатой клавиши производится программным методом с квитированием или по прерыванию. По коду клавиши идентифицируется ее назначение и производится соответствующее управление работой счетчиков, обеспечивающих заданные параметры сигналов G и G_V.

Микропроцессор 1821ВМ85

Схема процессорного блока изображена на рисунке 3 и выполнена с использованием макроэлементов (отдельно макроэлементы представлены на рисунке 4):

74373b – регистр младшего байта адреса, 74244b – буфер старшего байта адреса, lpm_bustri – приемопередатчик системной шины данных, 74157 – дешифратор системных сигналов управления, вырабатывающий из сигнала  (Read) чтения внешнего устройства I/O или памяти сигналы  (MemoryRead) – чтение данных из памяти или  (I/O Read) – чтение внешнего устройства, а из сигнала  (Write) записи данных в память или I/O сигналы  (MemoryWrite) – запись данных в память или  (I/O Write) – запись во внешнее устройство в зависимости от значения сигнала  (IO/Memory), указывающего на обращение CPU к внешнему устройству () или к памяти ().

A_15–8 (AddressBus) – старший байт адреса памяти;

AD_7–0 (MultiplexedAddress/DataBus) – мультиплексная шина адреса-данных (в первом такте машинного цикла выдается младший байт адреса   A_7–0 памяти или адрес внешнего устройства, а в течение второго и третьего тактов машинного цикла – байт данных D_7–0);

ALE (AddressLatchEnable) – сигнал фиксации младшего байта адреса A_7–0 во внешнем регистре (ALE = 1 в первом такте текущего машинного цикла);

S₁, S₀ (Status) – сигналы состояния CPU, указывающие совместно с сигналом  тип операции, которую он будет выполнять в текущем машинном цикле (в частности, S₁ = S₀ = 0 – режим останова CPU);