Архитектурно-структурные особенности MAINFRAME первых этапов

Файл архстр1ч                      Раздел                                 22окт2002

               Архитектурно- структурные

                    особенности MAINFRAME первых этапов

Термины и определения

    Организация ВС

              Логические основы ВС.

Конъюнкция, дизъюнкция, импликация, по модулю “2”,запрет,

стрелка   Пирса, штрих Шеффера.

Законы и правила булевых преобразований

Типовые узлы

Комбинационно-логические схемы

ИС, СИС, БИС, СБИС, микросборки

Дешифраторы (прямые, пирамидальные),мультиплексоры,

сумматоры( параллельные,с переносом)

компараторы,  схемы контроля, цифровые автоматы

Запоминающие элементы

триггеры(RS,Т,JK,),

счетчики

Линии связи

Типы логических элементов и узлов

	&

 

не

1.   1                                               -------                       

     1                                      0      =  Х ^ Y

                                     Штрих Шеффера - логический элемент, с помощью которого теоретически можно построить любую ЭВМ

2. Операция сложения с отрицанием достаточны, чтобы разрешить в процессоре любую программу на “машинном языке”

3  Процессор = сумматор двух чисел - не более того

   Операции: +, -, x , : ,кв. корень и др. = сложение

4  Триггер, это  = универсальный полупроводниковый/магнитный строительный элемент процессора и памяти = ЭВМ 

Опять терминология

1.  Программа: инструкции/команды  и  данные

                          instructions + data

2    Computer  = processor + memory + control unit+channal

                                                                   

                                                                                        внешняя память

          PC                                                                                    диск , CD    workstation        processor unit                                внутренняя      лента,

                                                                               память                                  

       server                  PU                                                                   

     mainframe            CPU         main memory  

     powerframe           MP       главная/оперативная 

     super                  SMP             память

                             bufer memory= сверхоперативная

        L1, L2,L3        память

3 Первоначальная структура ЭВМ

Processor

control

1\0