Разработка ядра микроЭВМ (процессорный модуль Am29C01, 16 бит), страница 2

d - непосредственные данные. 

Восьмиразрядный код операции позволяет представить 256 основных команд.

3.   Разработка операционного блока.

3.1  Компоновка структуры операционного блока.

В соответствии с индивидуальными исходными данными ОБ представлено:

-  четыре четырехразрядные наращиваемые микропроцессорные секции Am29C01.

-  схема ускоренного переноса Am29C02.

-  схема управления состоянием и сдвигами Am29C04.

-  буферные регистры (РАП, RG Din, RG Dout).

-  мультиплексоры выбора адресов РОН.

-  параллельный умножитель.

Am29C01 представляет собой четырех разрядную микропроцессорную секцию и предназначена для построения блоков обработки информации с разрядностью кратной 4. Имеет в своем составе:

-  блок РОН 16(х4 бит).

-  Арифмитическо-логическое устройство.

-  Независимый от АЛУ сдвигатель.

-  Четыре флага состояния

Am29C02 схема ускоренного переноса. Используется для обеспечения ускоренного переноса АЛУ при наращивании разрядности микропроцессорной секции Am29C01. Одна микросхема Am29C02 обеспечивает ускоренный перенос для четырех микропроцессорных секций (длина слова 16 бит). Схема является комбинационной, и временных ограничений на подачу входных сигналов не накладывается.

Am29C04 схема управлением состоянием и сдвигами. Производит обработку признаков состояния поступающих из АЛУ микропроцессорной секции Am29C01. Обеспечивает функции статусного регистра и формирователя сигнала переноса. Семь источников входного переноса АЛУ организовывает 32 типа сдвигов (арифметические, логические и циклические), которые могут быть обычной или двойной длинны.

-  содержит 2(х4 бит) регистра состояния.

-  Позволяет выполнять операции с четырехразрядным словом состояния и с отдельными его разрядами.

-  Выполняет 16 операций по формированию сигнала условия.

Управление входами: I, CEM, CEN, ES берется из микрокоманды.

IDT74FCT16374CT регистры входных/выходных данных с тристабильным выходом. Обеспечивают взаимодействие между DB и LDB. Управление состоянием регистров берется из микрокоманды.

КР1554КП16 мультиплексор выбора адресов РОН. Предназначен для выбора адреса РОН (Рг МК. Либо Рг К.). Управление выбором производится микрокомандой.

IDT7216L параллельный умножитель 16х16. Предназначен для умножения чисел представленных в доп. коде (как целых, так и дробных, со знаком, либо без знака). Управление загрузкой операндов, выдачей результата умножения и округления результата до 16 разрядов берется из микрокоманды.

Практически все не указанные в индивидуальном задании компоненты ПМ, были выбраны, поскольку их временные характеристики вполне подходят для данной гипотетической структуры процессорного модуля.

Однако микросхема Am29C04, обеспечивающая функции статусного регистра и логики сдвигов, была взята из одной серии с процессорным модулем Am29C01,т.к. ее использование существенно облегчает разработку  и упрощает структурную схему ОБ.

3.3  Описание работы ОБ.

С приходом положительного фронта синхроимпульса, данные с шины данных фиксируются в регистре входа RGDin. Далее, они поступают на локальную шину данных, откуда на вход “D” МПС Am29C01. После выполнения операции, формируются четыре флага состояния и через выход, схемы управления состоянием и сдвигами Am29C04, CC передается на вход условия  секвенсера микрокоманд. Адреса регистров РОН могут браться, как из регистра команд (RG K), так и регистра  микрокоманд (RG MK), выбор осуществляется битом из микрокоманды. После обработки, с шины Y, данные поступают одновременно в регистр адреса памяти RGA, выходной регистр данных RGDout либо на входы  умножителя, в зависимости, от микрокоманды.

Параллельный умножитель загружает множитель/множимое с выхода Y шины ПМ. Управляют загрузкой биты MK[CPX, CPY]. При подаче высокого уровня сигнала на вход умножителя RND (MK[RND]) включается режим округления (результат одинарной точности 16 бит). В противном случае результат будет двойной точности (32 бита).