Электротехника \ Схемотехника

Разработка процессора микро ЭВМ (Основная память – SRAM 512 Кбайт, EEPROM 512 Кбайт), страница 5

Блок

Бит

Сигнал
Назначение сигнала

МУУ

0 – 11

Adr 0..11
Адрес перехода секвенсера

12 –15

Is 0..3
Инструкции секвенсера

16

RLD #

Разрешение загрузки регистра/счетчика секвенсера (RLD # =L разрешено)

17

CCEN #

Разрешение проверки условия (CCEN # =L разрешено)

18 – 20

MESEL 0..2

Селекторные биты для MS выбора флага из ОБ

71

OEConst #

Бит разрешения вывода Const в ОБ (OEConst # =L разрешено)

72 - 103

Const 0..31

Константа в ОБ

RGF

21 - 26

Aw/r 0..5

Адрес чтения/записи RGF по шине Da

27 - 32

Bw/r 0..5

Адрес чтения/записи RGF по шине Db

33

WEa #

Разрешение записи по шине Da (WEa # =L разрешено)

34

WEb #

Разрешение записи по шине Db (WEb # =L разрешено)

35

SEL A

Бит выбора источника адреса в RGF по шине Da (SELA= L адрес из МК, иначе из команды)

36

SEL B

Бит выбора источника адреса в RGF по шине Db (SELB= L адрес из МК, иначе из команды)

37

OEaRGF #

Разрешение вывода данных c выхода Ya RGF на вход Da АЛУ (OEaRGF # =L разрешено)

АЛУ

38 - 44

I 0..6

Инструкции АЛУ

45,46

I 7,8

I7 = L ширина W битового поля – из МК[53-57], иначе из статусного регистра;I8 = L позиция P – из МК[47-52], иначе из статусного регистра

47 - 52

P 0..5

Биты задания позиции при сдвиге

53 - 57

W 0..4

Биты задания ширины битового поля

58

MCin

Внешний перенос

59

MLink

Внешний бит связи

60

M/m#

Если M/m# = Н, то MCin и MLink – из статусного регистра, иначе из МК

61

HOLD

Сохранение удержание статусного регистра (HOLD = H – хранение статусного регистра)

62

Select P

Селекторный бит (Select P = L то P 0..5 из МК, иначе из регистра команд)

63

Select W

Селекторный бит (Select W = L то W 0..4 из МК, иначе из регистра команд)

64

OERgDout #

Бит разрешения вывода данных из RGDout на шину DB (OERgDout # = L разрешено)

65

OERgAd #

Бит разрешения вывода адреса из RGAd на шину AB (OERgAd # = L разрешено)

Память

66

C1

Бит разрешения работы дешифратора адресов.        (С1 = Н работа, С1=L все выходы в Н уровне)

67

COZ #

Бит разрешения работы буфера. (COZ# = L работа, COZ# = H - D1=D2=”X”)

68

WE #

Бит управления чтением/записью (WE# = H чтение)

69-70

Резерв

IV. 6.    Основная память.

Основная память состоит из:

-  ОЗУ,  в качестве которого выступает SRAM, выполненная на микросхемах CY62256 с организацией 32К х 8 бит.

-  ПЗУ, которое выполнено на микросхемах флэш-памяти Am28F512 с организацией 64К х 8 бит.

Необходимая емкость достигалась путем страничной организации памяти.

Выбор зарубежных микросхем обусловлен отсутствием отечественных микросхем необходимой емкости, информационной организации и с подходящими временными параметрами.

Управление ОП осуществляется из микрокоманды.

Выбор ОЗУ – ПЗУ закреплен за битом А17 шины АВ.

Доступ к обоим типам памяти асинхронный. Запись либо чтение производится за один цикл. Разряды адреса А18 – А31 не задействованы и могут использоваться для расширения памяти.

 Карта памяти.

Адреса ПЗУ располагаются в младшей области адресов, ОЗУ - в старше     й.

     ПЗУ                                                       ОЗУ

(128Kx32)                                               (128Kx32)

00000h                                                            20000h

00001h                                                            20001h

   .                                                                                      .

   .                                                                                       .

   .                                                                                       .

1FFFF                                                             3FFFF

Рис. 5. Карта памяти.

Скачать файл