Разработка процессора микро ЭВМ (Основная память – SRAM 512 Кбайт, EEPROM 512 Кбайт), страница 3

Adr mem

31 0

Один операнд находится в регистре по адресу Adr RG B другой берется из следующего за командой слова. Результат помещается в регистр, по адресу Adr RG B.

5) Команда ветвления.

Т КОП резерв Adr Per

31 30 23 22 18 17 0

Adr Per – адрес перехода.

IV. 2. Формат данных.

Разрабатываемое устройство является 32-х разрядным. Все данные и команды есть 32-х разрядные слова.

Типы данных: целые двоичные, двоично-кодированные десятичные (ВСД), битовые поля переменной длины.

IV. 3. Операционный блок.

Основными элементами ОБ являются:

- арифметико-логическое устройство (АЛУ) КА1843ВС1

- регистровый файл КА1843ИР1 (2 шт)

Элементы обвязки:

- для выбора источника адреса (из МК или из RG K) RGF используются по два мультиплексора КР1554КП16, на каждый из входов А и В . Мультиплексоры управляются битами из МК.

- для выбора источника битов P и W (из МК или из RG K) АЛУ также используются по 2 мультиплексора КР1554КП16, управляемые битами из МК.

- В качестве интерфейсных элементов для связи RGF и АЛУ с шинами используются регистры типа КР1554ИР23

Выбор элементной базы мультиплексоров и регистров обусловлен их отечественным производством, а следовательно не высокой стоимостью и удовлетворительными временными характеристиками.

АЛУ представляет собой нерасширяемый 32-разрядный процессорный модуль. Имеет два входных и один выходной порты данных. Внутренний 64-разрядный групповой сдвигатель выполняет сдвиг влево, вправо или циклический на заданное число разрядов в одном цикле.

Буферные регистры (КР1554ИР23) имеют динамический вход тактирования СР, вход разрешения вывода данных, тристабильную выходную шину.

Регистр входных данных (RgDin) с началом каждого цикла обновляет свое содержимое с шины данных DB.

Регистр выходных данных (RgDout) с началом следующего цикла сохраняет результат с выхода Y АЛУ. Вывод содержимого регистра в шину данных управляется из МК, что обеспечивает возможность использования шины данных другими устройствами.

Регистровый файл КА1843ИР1 представляет собой 4-х портовую регистровую память с двусторонним доступом с организацией (64х18)бит. Имеет два порта записи и два порта считывания для данных и четыре 6-битовых адресных порта.

Шины данных Da и Db имеют разрядность 18 бит (как и выходные шины Ya и Yb), но в данной работе используются только по 16 бит с каждой из шин.

При параллельном соединении двух RGF (КА1843ИР1) была получена необходимая информационная организация (64х32) бит

СР