Построение запоминающего устройства, состоящего из оперативной памяти SRAM, емкостью 1 Мбайт, и постоянной EPROM, емкостью 64 Кбайт

Новосибирский Государственный Технический Университет

Кафедра вычислительной техники

Расчетно-графическая работа

По дисциплине «Схемотехника»

«Проектирование модуля памяти»

Работу выполнил:                                                 Работу проверил:

Факультет:        АВТ                                     Соболев В. И.

Группа:             АМ-210

Студент:            Третьяков М.Л.

Новосибирск, 2004

Задание

Требуется построить запоминающее устройство, состоящее из оперативной памяти SRAM и постоянной EPROM.

• Емкость SRAM – 1 Мбайт
• Емкость EPROM – 64 Кбайт.

Разрядность шин адреса и данных 32, емкостная нагрузка на шины не более 8 pF. Время цикла записи и чтения не более 100 нс.  

Выбор типаноминала

Для SRAM выбирается микросхема СУМ1241В фирмы Sypress с организацией (256К x 32).

Для EPROM выбираем микросхему СУ27С128 с организацией (16К x8), той же фирмы изготовителя в

Параметры всех используемых микросхем можно посмотреть в приложении.

Пояснение к построению модуля памяти

Исходя из требуемой  емкости памяти, определяем:

SRAM  1Мбайт = 2²³ бит = n_слов* 32;  n_слов = 2¹⁸ =256 К следовательно организация требуемой памяти имеет вид  ( 256К x 32 ) .

EPROM 64 Кбайта =2¹⁹ бит = n_слов*32;  n_слов = 2¹⁴ = 16К  организация памяти ( 16К x 32 ).

Число микросхем считается по формуле:

где N – информационная емкость, n – разрядность

В данном случае получаем: Q=1*1=1, для SRAM и Q=1*4=4, для EPROM.

Выбор интерфейсных элементов ( или их ненадобность)

Для этого необходимо произвести следующие расчеты:

Определяем коэффициенты объединения микросхем:

SRAM – K_обА = ( N_мод / N_бис )*(n_мод  / n_бис ) = 1  К_{об DQ} =( N_мод / N_бис )=1;

EPROM – К_обА=(16/16)*32 / 8= 4  К_{об DQ} = 1;

Следовательно суммарный  К_обА=5, К_{об DQ} = 2

Определим нагрузку на шине адреса и данных:

С_нагрА = С_In К_обА + С_{монтажа} = 16*5 +20 = 100 пФ.

С_нагрDQ = С_out* ( К_{об DQ} – 1) +С_{монтажа} =16*1 +20 = 36пФ.

Для согласования микросхем с шинами необходима  установка буферов, для чего выбираем:

• С шиной адреса – однонаправленную микросхему СУ74FCT16244T с входной емкостью не более 6 пФ;
• С шиной данных – двунаправленная микросхема СУ74FCT16245T с входной емкостью не более 6 пФ и выходной емкостью не более 8 пФ;
• С шиной управления инверторы серии КР1554ЛН1 с выходной емкостью не более 8 пФ .

Описание работы данного модуля памяти

Функциональная схема  данного накопителя изображена на рисунке 1

Открывание буферных микросхем  производится высоким уровнем сигнала MEMR шины управления через инвертор.

Для выбора типа памяти все адресное пространство, состоящие из 2³² слов может быть разбито на страницы, каждая из которых содержит 2¹⁴ слов. Тогда все пр-во будет состоять из 2¹⁸ страниц. При таком разделении SRAM будет содержать 2⁴ страниц, а EPROM разместится на одной странице. Для удобства дешифрирования для SRAM выделяем первые 16 страниц, характерные тем, что старшие не информационные  14 разрядов адресного пространства имеют низкий уровень ,что можно использовать для приведения микросхемы SRAM в активное состояние, т.е.  CS_sram=  ^ØA₁₈ Ù… Ù ^ØA_31;

  ^ØCS= A₁₈  Ú…Ú A₃₁.

Для построения логической организации   ^ØCS используется микросхема 4 – 2 ИЛИ типа

КР1554ЛЛ1 

  Для  EPROM  удобно использовать последнюю страницу, в которой старшие не информационные 18 разрядов находятся на высоком уровне, эту комбинацию можно использовать для активизации микросхемы т.е. OE_eprom = A₁₄ Ù … ÙA₃₁   ^ØOE= ^ØA₁₄Ú…Ú^ØA₃₁

Для построения организации ^ØOE используется микросхема  2-4 И типа КР1554ЛИ6.

  Сигналом RD/^ØWR с шины управления выбирается режим чтения или записи микросхем SRAM и BUF2. при высоком уровне этого сигнала через инвертор активизируются входы ^ØOE SRAM , ^ØOE и DIR  BUF2( чтение ). При низком уровне через инверторы активизируются  ^ØWR SRAM,  для BUF2 низкий уровень соответствует режиму записи.

Расчет времени циклов данного модуля

Чтение с SRAM:

Временные диаграммы соответствующие циклу чтения с SRAM изображены на рисунке 2.

t_RC = t_BA + t_чт =45

T_ц= t_и + t_BUF1 + t_D1 + t_BA + t_чт= 7 + 8 + 4 * 7.5 + 45 = 90

Запись на SRAM:

Временные диаграммы, соответствующие циклу записи на SRAM изображены на рисунке 3

t₁=t_и+ t_BUF1    t₂=2*t_и+t_BUF2

t_BA + t_зап = t _WC = 25нс

T_ц = t_и + t_BUF1 + t_D1 + t_BA + t_зап= 7 + 8 + 4 * 7.5 + 25 = 70нс

Чтение с EPROM:

Временные диаграммы соответствующие циклу чтения с EPROM изображены на рисунке 4

t_BA + t_чт = t_HZCE

t₁=t_и+t_BUF1

T_ц= t_и+ t_BUF1 + t_D2 + t_BA + t_чт= 9 + 8 + 4*8.5 + 9 +20 = 80

Рис.1   Электрическая схема DC1 на базе КР1554ЛЛ1.

Рис.2       Электрическая схема DC2 на базе КР1554ЛЛ1 и КР1554ЛН1.

 

Рис 3

Рис.4     Временные диаграммы чтения с SRAM

t _{PLH_1}- время переключения буфера.

t _{PLH­­_2­}- время переключения инвертора

t _{PLH­­_3­}- время переключения  DC1

t _AA- время выборки адреса

t _RC- время наличия адреса SRAM в цикле

T _ц – время цикла работы ЗУ.      

T _ц = t _{PLH_1}+ t _RC =6.5+45=51.5

Рис 5  Запись в SRAM

t _{PLH_1}- время переключения буфера.

t _{PLH­­_2­}- время переключения инвертора

t _{PLH­­_3­}- время переключения  DC1

t _AA- время выборки адреса

t _WC- время наличия адреса SRAM в цикле

T _ц – время цикла работы ЗУ.      

T _ц = t _{PLH_1}+ t _WC =6.5+45=51.5

Рис 6   Чтение с    EPROM

t _{PLH_1}- время переключения буфера.

t _{PLH­­_2­}- время переключения инвертора

t _{PLH­­_3­}- время переключения  DC2

t _AA- время выборки адреса

t _HZCE – от начала OE до конца DQ

T _ц – время цикла работы ЗУ.      

T _ц = t _{PLH_1}+ t _{PLH_3} +t_HZCE= 6.5 + 4*8.5 + 9 +20=69.5