МИНИСТЕРСТВО ОБЩЕГО И ПРОФЕССИОНАЛЬНОГО ОБРАЗОВАНИЯ РОСИЙСКОЙ ФЕДЕРАЦИИ
НОВОСИБИРСКИЙ ГОСУДАРСТВЕННЫЙ
ТЕХНИЧЕСКИЙ УНИВЕРСИТЕТ
ФАКУЛЬТЕТ АВТОМАТИКИ И ВЫЧИСЛИТЕЛЬНОЙ ТЕХНИКИ
Кафедра вычислительной техники
Расчетно-графическая работа
По дисциплине «Схемотехника»
Разработра блока основной памяти
Группа: АМ – 211
Студент: Талягин М Н Преподаватель: Соболев В И
НОВОСИБИРСК 2004
Оглавление:
Цель работы.. 3
1. Техническое задание. 3
2. Выбор элементной базы.. 3
3. Построение блока основной памяти. 3
4. Описание функционирования блока основной памяти. 5
5. Расчет создаваемой нагрузки. 5
6. Временные диаграммы.. 6
Выводы.. 8
Литература. 9
Закрепление теоретических навыков построения устройства с магистрально-модульной организацией на примере блока основной памяти.
Разработать блок основной памяти, включаемый в системные магистрали шин адреса и данных. Модуль основной памяти состоит из PROM и SRAM. Управляется двумя сигналами: #MEM - сигнал активации модуля памяти (активный низкий уровень); R/#W - сигнал чтения (активный высокий уровень) из блока памяти или записи (активный низкий уровень). Запись производиться только в SRAM.
Организация SRAM - 32Kx16 бит, PROM - 4Kx16 бит. Время цикла 100 нс. Электрический интерфейс ТТЛ.
Элементная база выбиралась исходя из требований технического задания.
Были выбраны следующие типономиналы: SRAM - K6X0808C1D-DF70 фирмы SAMSUNG; PROM - CY7C235A фирмы CYPRESS. Подробное описание этих микросхем можно посмотреть в технической документации[1].
Исходя из технического задания и выбранных типономиналов, блок основной памяти будет содержать две микросхемы SRAM, и восемь микросхем PROM. Карта памяти:
Рис. 1 Карта памяти
Функциональная схема блока основной памяти приведена на рис.2.
Описание выводов:
AB - системная шина адреса (16 бит)
LAB - локальная шина адреса (16 бит)
DB - системная шина данных (16 бит)
LDB - локальная шина данных (16 бит)
CLK - системный синхросигнал
#MEM - системный сигнал активации блока памяти
R/#W - системный сигнал чтения или записи
Обозначения остальных вводов выводов можно посмотреть в соответствующей технической документации, которая прилагается к данной работе.
16-и разрядная шина адреса делится на два основных участка. Это обращение к SRAM или к PROM. Определяется это 15-м (старшим) битом AB. Если он равен нулю, то обращение идет к SRAM. Микросхема выводиться из режима пониженного питания, и выполняет соответствующую операцию: чтение или подготовка к записи данных. После цикла записи недопустимо обращение к блоку основной памяти. Необходимо поссивизировать сигнал #MEM. Это обусловлено тем, что сохранение данных проходит посредством перевода микросхемы в режим пониженного питания.
Если 15-й бит шины адреса равен единице, то анализируется неиспользуемое пространство памяти. Это 12-й, 13-й и 14-й биты. Если все они равны нулю, то разрешается вывод дешифратора, который активирует одну из четырех страниц PROM. На вход дешифратора CD74AC139 фирмы TEXAS INSTRUMENTS поступают 10-й и 11-й биты шины адреса.
Для отключения разрабатываемого блока от системных магистралей были выбраны регистры с прямым динамическим управлением IDT74FCT16374T фирмы IDT.
Коэффициенты объединения:
(1)
(2)
Nмод - количество слов, хранимых блоком памяти
Nсбис - количество слов, хранимых СБИС памяти
nмод - разрядность слова, хранимого блоком памяти
nсбис - количество слова, хранимого СБИС памяти
SRAM:
по адресам - Коб.А = 2
по данным - Коб.D = 1
PROM:
по адресам - Коб.А = 8
по данным - Коб.D = 4
Снагр.А = СIN СБИС * Коб.А + Спараз. (3)
Снагр.D = СIO СБИС * (Коб.D -1) + Спараз. (4)
Cпараз - паразитная емкость монтажа (10..20 пФ)
SRAM:
Снагр.А = 8*2+20 = 30 пФ
Снагр.D = 10*0 +20 = 20 пФ
PROM:
Снагр.А = 10*8+20 = 100 пФ
Снагр.D = 10*4+20 = 60 пФ
Мы получили значения емкостной нагрузки, превышающие значения допустимые интерфейсом ТТЛ, значит необходимо использовать буферы.
Таблица 1. Временные характеристики чтения из SRAM
|
Характеристика |
Описание |
Значение, нс |
|
t1 |
Время появление действительного адреса на локальной шине адреса |
12,5 |
|
t2 |
Время формирования сигнала чтения |
19,4 |
|
t3 |
Время формирования сигнала выбора кристалла Тракт: AB->RG->ИЛИ->#CS |
24,6 |
|
t4 |
Время цикла чтения |
94,6 |
|
t5 |
Время появление действительных данных на системной шине |
12,5 |
|
tц |
Время цикла синхросигнала |
100 |
Рис. 3 Временные диаграммы чтения из SRAM
Таблица 2. Временные характеристики записи в SRAM
|
Характеристика |
Описание |
Значение, нс |
|
t1 |
Время появление действительного адреса на локальной шине адреса |
12,5 |
|
t2 |
Время формирования сигнала чтения |
19,4 |
|
t3 |
Время формирования сигнала выбора кристалла Тракт: AB->RG->ИЛИ->#CS |
24,6 |
|
t4 |
Время отключения кристалла сигналом #MEM |
12,1 |
|
t5 |
Время появления действительных данных на локальной шине |
12,5 |
|
tц |
Время цикла синхросигнала |
100 |
Рис. 4 Временные диаграммы записи в SRAM
Таблица 2. Временные характеристики чтения из PROM
|
Характеристика |
Описание |
Значение, нс |
|
t1 |
Время появление действительного адреса на локальной шине адреса |
12,5 |
|
t2 |
Время активации дешифратора страницы |
36,3 |
|
t3 |
Время выбора страницы |
9,5 |
|
t4 |
Время цикла чтения Тракт: AB->RG->3xИЛИ->DC->PROM |
93,3 |
|
t5 |
Время появление действительных данных на системной шине |
12,5 |
|
tц |
Время цикла синхросигнала |
100 |
Рис. 5 Временные диаграммы чтения из PROM
В процессе выполнения работы были получены навыки практической работы с технической документацией. Получен опыт разработки устройства подключаемого к системным магистралям, и описания функционирования его с пояснениями на временных диаграммах.
[1] Техническая документация прилагается к данной работе
Уважаемый посетитель!
Чтобы распечатать файл, скачайте его (в формате Word).
Ссылка на скачивание - внизу страницы.
