Информатика и выч. техника \ Электронная и микропроцессорная техника

Устройство формирования информации для бортового накопителя, страница 2

Рис 2.2 Функциональная схема устройства коммутации каналов и контроля достоверности кода информации

Такая процедура запоминания в алгоритме работы модуля необходима для осуществления контроля достоверности принятой информации. Т.к. процедура запоминания должна быть совмещена с преобразованием последовательного кода информации в параллельный, то схемой предусмотрено соединение запоминающих устройств последовательно, например, с использованием регистров в режиме сдвига. Использование какого либо другого оперативного запоминающего устройства не целесообразно, т.к. потребует дополнительно использования формирователя адреса занесения и считывания.

Контроль достоверности принятых данных осуществляется со сравнения содержимого 32 разряда принятой информации и результатов свертки по модулю 2. Для этого в схеме предусмотрено устройство свертки mod 2, подключенное на выход коммутатора каналов КО. Т.к. контроль можно осуществлять только после передачи полного объема информации, то выход устройства свертки подключен к устройству сравнения УСЧ через ключ КЛ, управляемый сигналом с частотой FТ/32. При этом сигналы с этой частотой на ключ и на счетчик формирователь адреса выборки канала поступает от устройства управления только в режиме работы модуля, исключая возможность параллельной его работы с другими входными модулями.

На второй вход устройства сравнения контроля по  четности УСЧ подается содержимое 32 разряда переданной информации и зафиксированное запоминающим устройством ЗУЧ.

Если результат сравнения отрицательный, то на входе устройства сравнения формируется сигнал ошибки ОШ1, который передается на устройство управления для принятия решения.

Если содержимое 32 разряда переданной информации и результат свертки по модулю 2 в устройстве сравнения УСЧ совпадают, то на выходе устройство сравнения формируется сигнал управления ключом КЛМ, который соединяет выход запоминающего устройства содержимого матрицы состояния ЗУМ и вход сравнивающего устройства УСМ.

Если в 30 и 31 разрядах разрядной сетки информационного слова зафиксированы коды неготовности устройства или сбоя в работе, то на выходе устройства сравнения формируется для передачи в устройство управления согнал ошибки ОШ2. Если результат сравнения положительный, то на выходе устройства сравнения УСМ формируется сигнал разрешения работы ключа КЛС, который при наличии разрешающего сигнала с выхода запоминающего устройства содержимого служебных разрядов ЗУС, разрешающий работу преобразователя ПКА кода адреса занесения данных в буферное заминающее устройство АБЗУ  индикатора и устройства формирователя кода информации для накопителя.

Параллельно с выхода ключа КЛС сигнал поступает на ключ КЛД, коммутирующий содержимое запоминающее устройство данных ЗУД на вход буферного запоминающего устройства индикатора и устройства формирователя кода информации для накопителя.

В формирователе кода информации для накопителя (см. рис. 2.1) код данных КПА в параллельном коде преобразуется в последовательный КПО с использованием, например, регистра сдвига, а код адреса А преобразуется для передачи в накопитель с использованием, например, постоянного запоминающего устройства, учитывая специфику адресации занесения данных в накопитель.

3.  Электрическая принципиальная схема устройства формирования кода данных для накопителя информации.

3.1Источник стабильного напряжения

На источник стабильного напряжения подается напряжение от бортовой сети постоянного тока 27 В. Для преобразования этого напряжения микросхему L78M05CDT. Она обладает следующими характеристиками:

·  Максимальный напряжение питания 35 В

·  Напряжение стабилизации 5 В

·  Максимальный выходной ток 0,1 А

Типовая схема включения L78M05CDT  представлена на Рис. 3.3

Рисунок 3.1 Схема включения L78M05CDT

Тогда согласно Рис. 3.3 и схеме электрической принципиальной (Приложение Б) С1=0,33 мкФ, С2=0,1 мкФ. Тип и основные характеристики конденсаторов приведены в приложении В.

3.2. Используем микроконтроллер ATmega128

Отличительные особенности:

  • Высокопроизводительный, маломощный 8-разрядный AVR-микроконтроллер
  • Развитая RISC-архитектура
     – 133 мощных инструкций, большинство из которых выполняются за один машинный цикл
     – 32 8-разр. регистров общего назначения + регистры управления встроенной периферией
     – Полностью статическая работа
     – Производительность до 16 млн. операций в секунду при тактовой частоте 16 МГц
     – Встроенное умножающее устройство выполняет умножение за 2 машинных цикла
  • Энергонезависимая память программ и данных
     – Износостойкость 128-ми кбайт внутрисистемно перепрограммируемой флэш-памяти: 1000 циклов запись/стирание
     – Износостойкость 4 кбайт ЭСППЗУ: 100000 циклов запись/стирание
     – Встроенное статическое ОЗУ емкостью 4 кбайт
     – Опциональная возможность адресации внешней памяти размером до 64 кбайт
     – Программируемая защита кода программы
     – Интерфейс SPI для внутрисистемного программирования
  • Отличительные особенности периферийных устройств
     – Два 8-разр. таймера-счетчика с раздельными предделителями и режимами сравнения
     – Два расширенных 16-разр. таймера-счетчика с отдельными предделителями, режимами сравнения и режимами захвата
     – Счетчик реального времени с отдельным генератором
     – Два 8-разр. каналов ШИМ
     – 6 каналов ШИМ с программируемым разрешением от 2 до 16 разрядов
     – Модулятор выходов сравнения
     – 8 мультиплексированных каналов 10-разрядного аналогово-цифрового преобразования
Скачать файл