И, наконец, в-третьих, совместное использование кэш L2 снижает энергопотребление, что для современных процессоров имеет чрезвычайно важное значение.
Рис.XII.4 Иллюстрация использования технологии Advanced Smart Cache
Иллюстрация, поясняющая технологию Advanced Smart Cache, приведена на рис. XII.4.
4. Технология Intel Smart Memory Access
(Интеллектуальный доступ к памяти)
Под этой технологией понимается совокупность ряда аппаратных средств и алгоритмов, предназначенных для уменьшения задержек при обращении процессора к обрабатываемым данным.
Прежде всего, сюда входят алгоритмы предварительной выборки данных, которые в микропроцессорах архитектуры Intel Core существенно усовершенствованы. При этой архитектуре используется 6 независимых блоков предварительной выборки данных из памяти. 2 блока используется для предварительной выборки данных из основной памяти в общий кэш L2. Они анализируют обращение ядер и обеспечивают наличие в кэш L2 данных, которые могут понадобиться ядрам в перспективе. То есть, осуществляется так называемая спекулятивная выборка данных для исполнения инструкций до того, как будет исполнен ряд, ранее поставленных в очередь на исполнение, инструкций. Еще по 2 блока используются при выборке данных из кэш L1 каждого из ядер. Каждый из этих блоков, независимо друг от друга, отслеживает обращения исполнительных устройств к данным, основываясь на собранной статистике (например, при обращении к данным внутри массива). Блоки предварительной выборки стремятся подгружать данные из памяти в буферные регистры процессора еще до того, как к ним последует обращение. Аналогично, кэш L1 каждого из ядер, имеет по одному блоку предварительной выборки инструкций.
Кроме того, в технологию Smart Memory Access введена функция Memory Disambiguation (устранение противоречий при доступе к памяти). Она позволяет увеличить эффективность «out-of-order» обработки данных. Обычно, когда «out-of-order» процессор переупорядочивает инструкции, он не может переставить инструкцию загрузки Load до инструкции сохранения Store, поскольку еще нет информации о расположении соответствующих данных. В случае же использования принципа MemoryDisambiguation, устранение противоречий производится с помощью специальных алгоритмов, определяющих, может ли команда Load быть исполнена до предшествующего Store, и в случае положительного результата очередность может быть изменена для достижения лучшего распараллеливания процесса обработки инструкций. В тех редких случаях, когда это невозможно, технология определяет конфликт, перезагружает соответствующие данные, и повторно исполняет инструкцию.
Совместное использование предварительной выборки данных и технологии Memory Disambiguation повышает эффективность работы процессора с памятью не только за счет минимизации возможных простоев исполнительных устройств, но и благодаря более эффективному использованию пропускной способности системной шины и снижению задержек при обращениях к памяти.
Иллюстрация принципа Memory Disambiguation приведена на рис.XII.5.
Рис. XII.5 Иллюстрация к технологии Memory Disambiguation.
5. Технология Intel Intelligent Power Capability.
(Интеллектуальная способность расхода мощности)
В предыдущих поколениях МП семейства Х86, разработчики Intel уже использовали некоторые технологии, направленные на снижение энергопотребления и тепловыделения. Например, такие технологии, как EnhancedIntelSpeedStep (технология энергосбережения путем изменения тактовой частоты работы процессора в зависимости от его вычислительной нагрузки, что достигается изменением множителя тактовой частоты процессора) и EnhancedHaltState (технология теплового мониторинга; принцип энергосбережения путем изменения напряжения питания ядра в зависимости от температуры кристалла микропроцессора). В новой микроархитектуре введена еще одна технология подобного назначения – Intelligent Power Capability. Эта технология, активируя отдельные узлы кристалла микропроцессора только по необходимости, значительно снижает энергопотребление системы в целом. Важно отметить, что в архитектуре Intel Core снижение нагрузки производится не отключением неиспользуемых цепей, а напротив – следящая логика этой технологии включает необходимые логические подсистемы процессора по мере их востребованности.
При этом отметим, что МП с архитектурой Core снабжаются несколькими температурными датчиками, расположенными на ядре в тех местах, которые предрасположены к сильному нагреву. Для обработки показаний этих многочисленных датчиков процессор имеет специальную схему, определяющую максимальную температуру, которая подается процессором на систему аппаратно реализованного мониторинга.
В микропроцессорах, основанных на Enhanced Intel Core Microarchitecture, можно также отметить использование новой технологии Fast Radix-16 Divider, которая позволяет ускорить выполнение операции деления примерно вдвое по сравнению с процессорами предыдущих поколений.
Кратко суммируя преимущества новой микроархитектуры Intel Core, от введения новых технологий можно выделить главное:
· Увеличение производительности за счет расширения с 3 до 4 одновременно исполняемых инструкций. Осуществляется за счет введения технологии Wide Dynamic Execution.
· Однотактное выполнение SIMD инструкций. Осуществляется за счет введения технологии Advanced Digital Media Boost.
· Минимизация задержек при обращении к памяти. Осуществляется за счет введения технологии Smart Memory Access.
· Повышение эффективности использования кэш L2 при использовании многоядерной структуры процессора. Осуществляется за счет введения технологии Advanced Smart Cache.
· Эффективное энергопотребление. Осуществляется за счет введения технологии Intelligent Power Capability.
ЛИТЕРАТУРА
1. Брей Б. Микропроцессоры Intel: 8086/88, 80186/80188, 80286, 80386, 80486, Pentium, Pentium Pro, Pentium II, Pentium III, Pentium 4. Архитектура, программирование и интерфейсы. 6-е издание. Пер. с англ. – СПб.: БХВ – Петербург, 2005 – 1328 с.
2. Гук М., Юров В. Процессоры Pentium III, Athlon и другие. – СПб.: ПИТЕР, 2000 – 478 с.
3. Шагурин И.И., Бердышев Е.М. Процессоры семейства Intel P6. Архитектура, программирование, интерфейс. – М.: Горячая линия – Телеком, 2000 – 248 с.
4. Юров В.И. Assembler, учебник для вузов, 2-е издание – СПб.: ПИТЕР, 2006 – 637 с.
Уважаемый посетитель!
Чтобы распечатать файл, скачайте его (в формате Word).
Ссылка на скачивание - внизу страницы.