Усилитель широкополосный. Разработка конструкции полупроводниковой интегральной микросхемы, страница 2

2.7 Условия эксплуатации.

2.7.1 Устройство должно транспортироваться всеми видами транспорта в заводской упаковке.

2.8 Требования к маркировке и упаковке.

2.8.1 Требования к маркировке.

Устройство должно иметь маркировку, необходимую для удобства использования ее по прямому функциональному назначению, а именно:

наименование и товарный знак предприятия – изготовителя;

дата выпуска;

условное обозначение устройства;

номинальное напряжение.

   2.8.1.1 В стандарте ГОСТ 25651-83 на приборы конкретных видов допускается

наносить дополнительную маркировку.

2.8.2 Все отдельные элементы, не составляющие моноблок устройства должны быть упакованы в индивидуальную тару, обеспечивающую защиту от повреждений при транспортировке всеми видами транспорта.

3 Себестоимость изготовителя должна быть не выше 1000  руб.

4 Требования к разработке.

График выполнения работ и перечень конструкторской документации, подлежащей разработке, приведены в ТЗ, выданным кафедрой.

Содержание

Введение………………………………………………………………………………….7

1  Укрупненная структура технологического процесса изоляции

             диэлектрическими  пленками…………………………………………………………..8

2  Электрические характеристики электронных структур................................................8

2.1  Конструкции и параметры биполярных транзисторов ИС...........................................9

2.1.1  Типовые конструкции n-p-n-транзисторов VT1 и VT2 ИС усилителя

            широкополосного………………………………………………………………………..9

2.1.2  Вертикальная структура и подложка ИС……………………………………………..10

2.1.3  Расчет транзисторов VT1 и VT2………………………………………………………10

2.1.3.1 Расчет параметров обедненного слоя p-n-перехода………………………………….11

2.1.3.2 Расчет коэффициента передачи тока……………………………………………..…...13

2.1.3.3 Расчет параметров вольт-амперной характеристики p-n-перехода…………………15

2.1.3.4 Расчет удельного сопротивления слоя………………………………………………..17

2.1.3.5 Определение параметров диффузионных                                       процессов……………………………………………………………………………….18

2.1.4    Проверочный расчет электрических параметров…………………………………….19

2.1.4.1 Напряжение пробоя…………………………………………………………………….19

2.1.4.2 Паразитные сопротивления……………………………………………………………20

2.1.4.3 Паразитные емкости и частотные характеристики…………………………………..20

2.1.4.4 Прочие параметры……………………………………………………………………...20

2.1.5    Последовательность проектирования n-p-n-транзисторов ИС……………………...21

3          Резисторы……………………………………………………………………………….22

3.1       Конструкции резисторов………………………………………………………………22

3.2       Проектирование резисторов…………………………………………………………...24

4          Конденсаторы…………………………………………………………………………..24

5          Проводящие элементы…………………………………………………………………25

6          Разработка топологии ИС……………………………………………………………...26

            Литература………………………………………………………………………………27

Введение

Полупроводниковые интегральные схемы (ИС) характеризуются на порядок большей плотностью элементов по сравнению с пленочными микросхемами. Это достигается, во-первых, использованием активной (полупроводниковой) подложки, в объеме которой формируются элементы ИС, и, во-вторых, применением прецезионных технологических операций по ограничению контуров формируемых областей в плоскости подложки и по ее глубине. Основой технологии ИС является диффузия, производимая через поверхность подложки. Получаемое распределение концентрации примеси по координатам (так называемый «профиль легирования») всегда неравномерно, поэтому любой диффузионный слой не является двумерным, в отличие от слоев тонкопленочных схем. Это существенно усложняет проектирование ИС. Наконец, образующийся при диффузии профиль легирования в силу сложности процесса почти всегда отличаются от расчетного, поэтому большое значение имеют эмпирические методы достижения заданных параметров элементов ИС. В этом еще одно существенное отличие проектирования полупроводниковых ИС от проектирования пленочных.

По указанным причинам стоимость проектно-конструкторских велика и экономически оправдана только для больших масштабов производства. Эффективность мелкосерийных ИС может быть достигнута только автоматизацией их проектирования. Ознакомление с принципами проектирования ИС – цель проекта по курсу ПИМС и МП.

1 Укрупненная структура технологического процесса изоляции диэлектрическими  пленками

            Технология с изоляцией элементов интегральной схемы диэлектрическими пленками получила название ЭПИК-процесса, представленного на рисунке 1.1. На исходной т-подложке эпитаксиальным наращиванием или диффузией создается n+-слой, на поверхности которого формируется окисная маска с контурными пробелами в тех местах, где требуется изоляция (рис. 1, а). Эта структура подвергается анизотропному травлению (по открытым участкам), создающему У-образные канавки, и последующему окислению порядка 1 мкм (рис. 1, б). Далее осуществляется нанесение поликристаллического кремния толщиной 200-250 мкм на поверхность SiO2 (рис. 1, в), а затем сошлифовывание исходной подложки до выхода на поверхность канавок SiO2. Теперь несущим элементом оказывается кремниевый поликристаллический слой, в который включены области n-Si со скрытым n+-слоем, изолированные друг от друга пленкой SiO2. Далее в этих областях диффузией формируются остальные области транзисторов и элементов ИС (рис. 1, г).

Рисунок 1.1

            Основные операции данного техпроцесса подробно освещены в анализе технического задания (АТЗ).

            Достоинства ЭПИК-процесса в высоком качестве изоляции и независимости от нее физических характеристик слоев структуры. При этом не предъявляется никаких требований к электрическому потенциалу подложки.

2 Электрические характеристики диффузионных структур

            Для проектирования ИС необходимо знать связь профилей легирования N(x) каждой операции диффузии с электрическими характеристиками получаемых структур, чтобы по известным технологическим режимам (температура, время, вид диффузии и диффузанта) найти многие параметры структуры, определяющие свойства транзисторов, а так же решить и обратную задачу.